具有与模式无关的测试访问机制的测试调度的制作方法

具有与模式无关的测试访问机制的测试调度的制作方法
【专利摘要】本发明公开了一种用于测试基于电路的系统中的多个核心的测试调度的方法、装置和系统的代表性实施例。测试数据被编码以导出需要少量核心输入信道的压缩测试模式。每个压缩测试模式的核心输入/输出信道要求信息被相应地确定。压缩模式被分组成测试模式类别。在测试模式类别的形成之后，对电路输入和输出信道以及测试应用时隙进行分配，可包括将互补的测试模式类别合并成可与特定的测试访问机制一起工作的簇。该测试访问机制可独立于测试数据而被设计。
【专利说明】具有与模式无关的测试访问机制的测试调度
[0001]相关申请
[0002]本申请要求2011年I月17日提交的标题为“SoC设计中的EDC信道带宽管理(EDTChannel Bandwidth Management in SoC Designs)” 且指名 Janusz Rajski 等人为发明人的申请号为61/433，509的美国临时专利申请的优先权，该申请通过引用被全部并入本文。
【技术领域】
[0003]本发明涉及测试集成电路的领域。本发明的各个方面可能对测试压缩环境中的测试调度特别有用。
[0004]发明背景
[0005]电子设备工业中的芯片特征迅速减小到50纳米之下以及朝向三维集成电路发展，对芯片设计和测试有显著的影响。现代的芯片上系统(SoC)和系统级封装(SiP)设计嵌入有多于十亿个的以千兆赫范围中的操作频率运行的晶体管。这些设计可包括各种数字、模拟、混合信号、存储器、光学、微机电和射频电路。SoC电路的普及导致测试成本的空前增力口。该成本增加主要归因于在测试期间访问嵌入式核心时的困难、长的测试开发和测试应用时间以及所涉及的大量测试数据。虽然芯片上网络(NoC)系统可减轻一些核心通信问题，这些结构转而进一步使SoC测试过程复杂化。
[0006]芯片上测试压缩已经被认为是主流DFT (可测试性设计)方法之一。通过使用芯片上测试解压缩和压缩硬件，测试器可传送压缩形式的测试模式，且芯片上解压缩硬件可将压缩的测试模式扩展(或解压缩)成将被装入扫描链中的实际测试数据。后者的操作是可能的，因为一般在解压缩测试模式中只有少量的比特是被设计成指向集成电路中的一个或多个特定的故障的指定比特。解压缩测试模式的其余未指定的比特被称为“无关”比特，且一般是由于解压缩器的结构而被随机地确定。具有仅用于指定比特的定义值的测试模式常常被称为测试立方。在实际测试数据被应用之后，测试响应数据由扫描链捕获，并接着由芯片上压缩硬件(有时被称为压缩器)压缩。压缩的测试响应数据随后被传送回到测试器用于分析。
[0007]在SoC设计中的压缩技术的应用需要额外的芯片上硬件基础设施，包括测试访问机制(TAM)和测试封装。最初，TAM用于将测试激励从SoC引脚(电路输入信道)输送到嵌入式核心，并将测试响应从嵌入式核心输送到SoC引脚(电路输出信道)，同时测试封装形成核心和SoC环境之间的界面。除了专用TAM之外，有成本效益的SoC测试一般需要某种形式的测试调度。SoC的测试调度通常涉及对多个测试资源和核心进行多次测试。不幸的是，甚至相对简单的测试调度算法也一般是NP (非确定性多项式时间)_完全问题。这是因为测试调度通常被制定为具有某个数量的处理器的组合开放式车间调度问题或为二维或三维装箱问题。这些方法将给定的信道分成不相交的子集。每个子集在多处理器调度问题制定中代表一个测试总线或一个处理器。不同的总线具有不同的宽度。可接着通过只经由测试总线之一访问每个核心来执行核心的测试。可使用专用路由路径来将测试传送到核心，同时通过整数线性编程来解决测试调度问题。[0008]执行TAM优化和测试调度可明显影响测试时间、测试数据量和测试成本。2010年3月16日提交的标题为“测试压缩环境中的SOC测试(SOC Testing In Test CompressionEnvironment)”的申请号为61/314，569的美国临时专利申请和2011年3月16日提交的标题为“测试压缩环境中的测试调度和测试访问(Test Scheduling And Test Access InTest Compression Environment)”的申请号为PCT/US2011/028741 的国际专利申请公开了可动态地分配电路的测试资源的TAM优化和测试调度方法，所述申请(在下文中分别被称为‘569申请和‘028741申请)通过引用被并入本文。动态信道分配能够实现将单独的解压缩器与外部测试设备相连接的通信信道的最佳使用。然而这些方法是与测试模式相关的解决方案。特别是，只有在测试模式是已知的之后或通过运行ATPG (自动测试模式生成)和压缩过程来获得测试模式之后，才有可能得到TAM互连网络的最佳结构。这个相关性可能使设计流程变得复杂。

【发明内容】

[0009]本说明书公开了用于测试SoC中的多个核心的测试调度的方法、装置和系统的代表性实施例。对于本发明的各种实现方式，测试数据被编码以导出要求少量核心输入信道的压缩测试模式。每个压缩测试模式与所述多个核心中的一个或多个核心以及与核心输入信道要求信息相关。本发明的一些实施例产生那些要求最少量的核心输入信道的压缩测试模式。
[0010]对于每个压缩测试模式，输出信道要求信息可接着被确定。确定过程可包括选择对每个压缩测试模式的观察点。在本发明的一些实施例中，确定每个压缩测试模式所需的核心输出信道的最小子集。
[0011]基于与每个压缩测试模式、核心输入信道要求信息和核心输出信道要求信息相关的核心，将压缩模式分组成测试模式类别。分组过程还可进一步基于其它特征或特性，例如功率消耗。
[0012]在测试模式类别的形成之后，是分配电路输入和输出信道以及分配测试应用时隙。分配过程可包括将互补的测试模式类别合并成能够与特定的TAM —起工作的簇。
[0013]TAM可独立于(independent of)测试数据而被设计。TAM可包括输入交换网络和输出交换网络。输入交换网络可包括解复用器，且在一些情况下包括一个或多个或门(0R)。输出交换网络可包括输出选择器和出口单元。
【专利附图】

【附图说明】
[0014]图1示出可编程计算机系统，可使用该可编程计算机系统来实施本发明的各种实施例。
[0015]图2示出用于工业设计的测试模式填充率分布和EDT信道分布。
[0016]图3示出根据本发明的各种实现方式的SOC测试环境的例子。
[0017]图4示出根据本发明的各种实现方式的输入交换网络的例子。
[0018]图5示出根据本发明的各种实现方式的两级输出交换网络的例子。
[0019]图6示出根据本发明的各种实施例的测试调度工具的例子。
[0020]图7示出根据本发明的各种实施例的测试调度的过程。[0021]图8示出输入交换网络的信道分配的例子。
[0022]图9示出可用于图8所示的信道分配的二部图。
【具体实施方式】
[0023]一般考虑
[0024]本发明的各个方面涉及用于测试SoC电路的测试调度。在下面的描述中，为了解释的目的阐述了很多细节。然而，本领域中的普通技术人员将认识到，可在不使用这些特定细节的情况下实践本发明。在其它实例中，为了突出本发明，因而没有详细描述公知的特征。
[0025]本文所述的一些技术可由其中存储有软件指令的计算机可读介质、执行软件指令的可编程计算机系统或这两者的某些组合实现。其中一些所公开的技术，例如可被实现为电子设计自动化(EDA)工具的一部分。这些方法可在单个计算机上或在网络计算机上执行。
[0026]虽然为了方便演示，以特定的顺序描述了所公开的方法的操作，应理解，这种描述方式包括重新排列，除非下文阐述的特定语言需要特定的排序。例如，顺序地描述的操作在一些情况下可被重新排列或同时执行。而且，为了简单起见，所公开的流程图和方框图一般没有显示出各种方式，在这些方式中，特定的方法可结合其它方法来使用。此外，详细描述有时使用术语例如“编码”、“分组”、“分配”和“确定”来描述所公开的方法。这样的术语是被执行的实际操作的高级抽象。相应于这些术语的实际操作将根据特定的实现方式而改变，且可容易地被本领域中的普通技术人员所辨别。
[0027]此外，正如本文所使用的，术语“设计”旨在包括(encompass )描述整个集成电路设备的数据。然而该术语也旨在包括(encompass)描述整个设备的一个或多个部件(例如集成电路设备的一部分)的较小的一组数据。更进一步地，术语“设计”还旨在包括(encompass)描述多于一个集成电路装置的数据，例如将用于在单个晶片上形成多个集成电路装置的数据。
[0028]示例性的操作环境
[0029]可通过由计算系统(例如可编程计算机或多个可编程计算机的组合)执行软件指令来实现本发明的各种实施例。此外，本发明的各种实施例可由执行用于执行本发明的功能的各种软件指令的计算机系统，或由用于执行本发明的功能的存储在计算机可读介质上的软件指令来实现。因此，图1示出计算机设备101的示例性例子。如在该图中所示，计算设备101包括具有处理单元105和系统存储器107的计算单元103。处理单元105可以是用于执行软件指令的任何类型的可编程电子设备，但通常是微处理器。系统存储器107可包括只读存储器(ROM) 109和随机存取存储器(RAM) 111。如本领域中的普通技术人员将认识到的，只读存储器(ROM) 109和随机存取存储器(RAM) 111都可存储用于由处理单元105执行的软件指令。
[0030]处理单元105和系统存储器107直接或间接地通过总线113或可替换的通信结构被连接到一个或多个外围设备。例如，处理单元105或系统存储器107可直接或间接地被连接到一个或多个附加的存储器存储设备，例如“硬”磁盘驱动器115、可移动磁盘驱动器117、光盘驱动器119或闪存卡121。处理单元105和系统存储器107还可以直接或间接地被连接到一个或多个输入设备123和一个或多个输出设备125。输入设备123可包括例如键盘、指点设备(例如鼠标、触摸板、触控笔、跟踪球或操纵杆)、扫描仪、摄像机和麦克风。输出设备125可包括例如监视器显示器、打印机和扬声器。对于计算机101的各种例子，一个或多个外围设备115-125可与计算单元103 —起内置。可替换地，一个或多个外围设备115-125可以被设置在计算单元103的壳体之外，并通过例如通用串行总线(USB)连接而被连接到总线113。
[0031]对于一些实现方式，计算单元103可直接或间接地被连接到一个或多个网络接口127，用于与构成网络的其它设备通信。网络接口 127根据一个或多个通信协议(例如传输控制协议(TCP)和互联网协议(IP))将来自计算单元103的数据和控制信号转化成网络消息。接口 127也可使用用于连接到网络的任何适当的连接代理(或代理的组合)，包括例如无线收发机、调制解调器或以太网连接。这样的网络接口和协议在本领域中是公知的，且因此将不在这里更详细地讨论。
[0032]应认识到，计算设备101仅作为示例，而不是限制性的。本发明的各种实施例可使用一个或多个计算设备来实现，所述计算设备包括图1所示的计算设备101的部件，只包括图1所示的部件的子集，或包括部件(包括图1中未示出的部件)的可替换组合。例如，本发明的各种实施例可使用多处理器计算机、布置在网络中的多个单处理器或多处理器计算机、或这两者的组合来实现。
[0033]动态信道分配
[0034]很多实验证据表明，测试模式(甚至那些使用指向具有多个时钟压缩的多个故障的复杂动态压缩(compaction)所产生的测试模式)只在该过程的开始时具有1%到5%的范围内的填充率(指定比特的百分比)。在头几个测试模式之后，填充率可下降到低于1%。图2示出用于工业设计的测试模式填充率分布210的例子。如在图中所看到的，对于多于8，000个的测试模式，填充率在1.1%到0.02%之间变化。在图中还示出传送压缩的测试模式所需的最小数量的EDT (嵌入式确定性测试)信道一EDT信道分布220。对于使用EDT技术的SOC，EDT信道是核心输入信道。EDT信道分布220表明，操作具有固定数量的电路输入信道的解压缩器可导致无效的信道利用。为了优化信道利用，用于测试的电路输入信道可基于其需要在不同的时隙中被分配给不同核心的解压缩器。在这里，假设SOC对每个核心具有解压缩器，且核心由适当的测试封装隔离。这个灵活的分配可使更多的核心被并行地测试。被并行地测试的核心越多，测试应用时间就越短，并减小了将测试数据传送到多个核心所需的电路输入信道的数量。
[0035]像与大部分测试模式相关的低填充率一样，一般，在测试响应中的观察点的百分比低，且只有非常少的测试模式需要使用所有核心输出信道来观察探测到的故障。因此，用于测试的电路输出信道也可基于它们在不同的时隙中的需要而被分配到不同的核心。电路输入信道和电路输出信道的灵活分配可被称为动态信道分配。
[0036]应注意，EDT技术在这里用作说明动态信道分配的理念的例子。下文也将使用EDT技术。然而，本领域中的普通技术人员将认识到，本发明的各种实施例可应用于使用不同的测试压缩技术的电路。
[0037]测试访问机制(TAM)
[0038]图3示出根据本发明的各种实现方式的SOC测试环境的例子。该SOC测试环境使用包括两个交换网络(输入交换网络和输出交换网络)的TAM。输入交换网络使电路输入信道310与核心输入信道330连接，而输出交换网络使电路输出信道320与核心输出信道340连接。当ATE被使用时，电路输入信道310和电路输出信道320常常分别被称为ATE输入信道和ATE输出信道。
[0039]输入交换网络可将压缩的测试数据重新路由到不同的核心。输入交换网络(也被称为输入互连网络)的例子在图4中示出。在本例中的输入交换网络包括n个解复用器410，其中n是电路输入信道的数量。数量n不能小于最大单个核心的在其核心输入信道方面的容量。可基于各种因素(例如电路的尺寸和扫描链的数量)来确定每个核心的核心输入信道的数量。
[0040]图4中的每个解复用器410用来将一个给定的电路输入信道连接到几个核心。相关的地址寄存器420存储控制数据，该控制数据指定对给定组的测试模式将选择哪个核心及选择其核心输入信道中的哪一个信道。可通过相同的电路输入信道来上传控制数据，作为压缩的测试矢量的一部分。因为几个解复用器(电路输入信道)可馈送同一个核心输入信道，可使用或门430来促进这种类型的连接。
[0041]对于本发明的一些实现方式，每个核心的低阶核心输入信道被最广泛地使用。因此，或门430通常用于这些核心输入信道。驱动这些核心输入信道的电路输入信道的数量
可由下面的方程确定:
[0042]
Ok = f1g2(E-k + Q] (I)
[0043]其中Gk是第k个或门的扇入(fan-1n)，E是核心输入信道的数量，且C是用户定义的常数(在下面报告的所有实验中，C < 5)。根据这个方程，或门输入端的数量随着核心输入信道标号的增加而逐渐降低(步幅是对数的)。值得注意的是，数字Gk不能超过n的值(或门的输入端的数量不能多于电路输入信道的数量)。如果是这种情况，Gk变得等于n。
[0044]给出解复用器410和或门430，我们可对每个核心布置在电路输入信道和核心输入信道之间的连接。用于连接的一种算法使用同步移动的两个指针。第一个指针扫描核心输入信道，而另一指针周期性地(取模数n)访问电路输入信道。在每个步骤，根据这两个指针的当前位置，在电路输入信道和核心输入信道之间建立链接(即，电线)。考虑例如图3所示的具有n=3个电路输入信道和5个核心的网络。首先，根据方程(1)，将或门放置在某些核心的前面。随后，核心Ml的三个核心输入信道被连接到解复用器1、2和3。接着，核心M2被连接到解复用器1，而核心M3的三个核心输入信道被分别连接到解复用器2、3和I。只要仍然有未连接的核心输入信道(在本例中，对于核心M4和M5)，则这个过程继续。可以在单个核心内做一些调节，以便简化所获得的网络布局，并避免在给定的核心和位于输入互连网络的侧面的信道之间的可能形成的长连接，如对核心M5所做的那样，核心M5的连接被简单地重新排列。注意，根据这个算法，有可能确定解复用器的实际尺寸和它们的控制寄存器的尺寸。
[0045]输出交换网络(或输出互连网络)使核心输出信道通过接口与电路输出信道连接。对于本发明的一些实现方式，输出交换网络包括如图5所示的两个级:输出数据选择器510和出口单元520。输出数据选择器510允许在核心的多个核心输出信道中合并测试响应。与X-掩蔽方案(例如在Rajski等人的文章“X-Press:具有可编程选择器的两级X_tolerant压缩器(X-Press:two-stage X~tolerant compactor with programmable selector)，，(IEEE Trans.CAD, 2008年I月，第27卷，第147-159页)中所讨论的X掩蔽方案，该文章通过引用被并入本文)一起工作的常规异或门树(XOR trees)可用作输出数据选择器510。如果不存在由于混叠或未知的状态所导致的错误掩蔽的风险，则通过输出选择器进行的合并将观察点组合成少量信道。如早些时候提到的，一般只有很少的测试模式需要所有核心输出信道来观察探测到的故障。探测到的故障的数量减小，使得其余测试模式可以使用核心输出信道的子集来工作。
[0046]如可在图5中看到的，简单的异或树合并测试响应，使得整个核心可通过单个信道被观察到，如果被允许。在另一方面，额外的观察点允许我们收集较少的压缩数据，并实现例如对于给定核心的一组扫描链的更准确的诊断。尽管可以有额外的异或树，观察点的数量也可以是确切地匹配核心输出信道的数量。在图5中，例如，具有四个核心输出信道的核心Ml可使用被指示为Q、P、R和S的观察线。为了读取核心输出信道b所产生的数据，我们需要收集来自Q(a+b+c+d)、P(c+d)和R(a)的数据，并接着从Q减去流P和R。此外，在输出a、c或d之一上产生的任何未知状态将不损害从b到达的数据，因为它总是在数据流Q、P和R中出现两次，且因此将被过滤出去。这种现象类似于通过在Garg等人的文章“在存在未知状态时使用具有确定性观察的X-取消MISR来提高输出压缩(Increasing outputcompaction in presence of unknowns using an X—canceling MISR with deterministicobservation)” (Proc.VTS,第 35-42 页，2008)和 Sharma 等人的文章 “X-过滤器:从压缩的测试响应中过滤未知的响应(X-filter:filtering unknowns from compacted testresponses)” (Proc.1TC,第1090-1098页，2005)中所描述的采用X-过滤方案的现象，这两篇文章都通过引用被并入本文。因为一些观察点比其它观察点(例如，图5中的输出Q)更频繁地被使用，这些线有可能形成扇出(fan-out),所以它们最终连接到几个ATE信道，以减小与其它核心并行而不被观察的概率。
[0047]在输出交换网络中的出口单元520可由复用器530形成，所述复用器530使几个核心与一个电路输出信道连接。类似于输入互连网络，地址寄存器540可用来指定对于给定组的测试模式哪些核心将被观察到。输出信道映射可以以与输入互连网络的方式类似的方式来实现:当扫描顺序核心(successive cores)的观察点时,在它们和周期性地被访问的复用器(对电路输出信道的数量取模数)之间建立链接。
[0048]测试调度工具和方法
[0049]图6示出根据本发明的各种实施例的测试调度工具600的例子。如在图中所看到的，测试调度工具600包括四个主要单元:编码单元620、输出信道确定单元640、分组单元660和调度单元680。如将在下面更详细讨论的，测试调度工具600的一些实现方式可与测试数据数据库605、TAM数据库615和输出数据库685中的一个或多个协作(或合并)。虽然测试数据数据库605、TAM数据库615和输出数据库685在图6中被示为分离的单元，但也可使用单个数据存储介质来实现这些数据库中的一些或全部。
[0050]根据本发明的一些实施例，可通过执行一个或多个可编程计算机/计算机系统(例如图1所示的计算系统)上的编程指令，来实现编码单元620、输出信道确定单元640、分组单元660和调度单元680中的一个或多个。相应地，本发明的一些其它实施例可通过存储在非临时计算机可读介质上的软件指令来实现，所述软件指令用于指示一个或多个可编程计算机/计算机系统来执行编码单元620、输出信道确定单元640、分组单元660和调度单元680中的一个或多个的功能。如本文所使用的，术语“非临时计算机可读介质”指能够存储未来可读取的数据且不传播电磁波的计算机可读介质。非临时计算机可读介质可以是例如磁性存储介质、光存储介质、“穿孔”表面型设备或固态存储设备。
[0051]为了容易理解，将参考图6所示的测试调度工具600和在图7所示的流程图中示出的测试调度的方法来描述可根据本发明的各种实施例所使用的测试调度方法。然而应认识到，可以采用测试调度工具的可替代实现方式来执行根据本发明的各种实施例所述的测试调度方法。此外，应认识到，测试调度工具600的实现方式可与用于根据本发明的不同实施例的测试调度的其它方法一起使用。
[0052]最初，在操作710中，测试调度工具600接收来自测试数据库605的用于测试在电路中的多个核心的测试数据和来自TAM数据库615的用于该电路的TAM的信息。测试数据可包括由ATPG得到的测试立方。TAM的信息可包括输入交换网络的信息和输出交换网络的信息，所述输入交换网络将电路输入信道连接到多个核心中的每个核心的核心输入信道，所述输出交换网络将电路输出信道连接到多个核心中的每个核心的核心输出信道。
[0053]接着，在操作720中，编码单元620对所接收的测试数据编码，以导出需要少量核心输入信道的压缩测试模式。在常规EDT编码过程中，测试数据作为形成被分配到扫描单元的表达式的变量而被处理。压缩测试模式可接着通过对GF (2)中的一组线性方程求解来获得，如在‘569和‘028741专利申请中所讨论的。在求解过程期间，可使用高斯消元法，通过挑选其一系列注入中的引入变量(leading variables)来确定简化的行梯形矩阵。作为结果，通过所有的输入信道被注入的数据可能需要找到解。然而，可交换这组线性方程的矩阵的行和列，以便将期望的变量置于某一位置上，将从该位置选择引入变量。这能够确定压缩给定的测试模式所需的最小数量的输入信道。例如，选择引入变量可优先考虑其源信道而不是其出现的时间。结果，甚至通过单个信道注入的数据也可足以对给定的测试模式编码，如在‘569和‘028741专利申请中所示出的。这个方法用于例如构造在图2中所呈现的EDT信道分布220。为了避免重新计算种子变量，同一技术也假设EDT输入信道(当SoC使用EDT技术时是核心输入信道)以升序被部署，即，单个输入信道请求总是导致分配EDT输入信道号1，二输入信道请求以EDT输入信道I和2 (而不是I和3，或2和3)结束，三输入信道请求将涉及EDT输入信道1、2和3。
[0054]对于本发明的一些实现方式，编码单元620可能导出需要最小数量的核心输入信道的压缩测试模式。对于本发明的一些其它实现方式，编码单元620可能导出需要数量大于核心输入信道的最小数量的压缩测试模式。对于本发明的又一些其它实现方式，编码单元620可能导出压缩测试模式，其中一些压缩测试模式需要最小数量的核心输入信道，而其它压缩测试模式需要数量大于最小数量的核心输入信道。无论什么方法，每个压缩测试模式都与待测试的多个核心中的一个或多个核心相关，并与核心输入信道要求信息相关。核心输入信道要求信息可包括所需的核心输入信道的数量。
[0055]接着，在操作730中，输出信道确定单元640确定每个压缩测试模式的核心输出信道要求信息。对于本发明的一些实现方式，输出信道确定单兀640可确定每个压缩测试模式所需的核心输出信道的最小子集，以探测目标故障，尽管存在X状态。如早先提到的，一般非常少的测试模式需要所有核心输出信道来观察探测到的故障。这连同测试模式的观察点的数量可改变的事实一起，可用于提高电路输出信道的带宽管理。测试模式的观察点的选择可基于在特定核心的顺序核心输出信道上所探测的故障的分析、其相互掩蔽和未知状态的影响。给出一组测试模式(作为由大部分ATPG工具所采用的内部数据表示的结果，一般32或64个矢量被并行地分析)，观察位置的选择可根据下面的操作来执行。
[0056]首先，由这组测试模式所探测的故障的列表由输出信道确定单元640确定。而且，对于来自这组测试模式的每个测试模式P和对于每个指定的观察点X，当应用矢量P时在X上可见的故障的单独列表Lx，p被创建(特别是，这通过考虑由混叠和X掩蔽所引起的效应来完成)。应注意，最后的输出端以及输出交换网络的异或树的内部构件可以用作观察点。
[0057]其次，直到主要故障列表为空时，由输出信道确定单元640重复下面的四个操作:I)从主要列表选择故障(例如故障f)，并找到具有包括所选定的故障的列表的最高顺序的观察点(注意，异或树的主要输出具有最高顺序)；2)在上面所选择的观察点当中，选择具有最长故障列表Lx，p的观察 点，并当应用测试模式p时将点X标记为观察点；3)从主要故障列表中删除出现在列表Lx，p上的所有故障；以及4)如果有早先被分配给测试模式p的观察点z (从最高顺序的观察点开始)，则验证列表Lz，p是否为Lx，p的子集；且如果是，则取消对这样的观察点的标记，作为冗余项。
[0058]接着，在操作740中，分组单元660基于与每个压缩测试模式相关的核心、核心输入信道要求信息和核心输出信道要求信息，来将压缩测试模式分组成测试模式类别。在本发明的一些实施例中，每个压缩测试模式可由其描述符表征:
[0059]D(t) = (m, c, 11, o2,..., oj)(2)
[0060]其中m是当应用测试t时将运用的模数，信道容量c是为了这个目的而需要的核心输入信道的数量，且{ol，02，...，on}是确定为核心m和测试t的观察点的列表(或核心输出信道的列表)。具有相同的描述符的所有测试模式形成测试模式类别。对于本发明的一些实现方式，只有当两个描述符的所有分量确切地相同时，它们才是完全相同的。作为一组测试模式，测试模式类别X也可由其模式计数PU)表示。这个函数大致反映给定类别的测试应用时间。然而，由于以其自己的扫描结构为特征的各种核心，具有相同的模式计数的两个类别可在实际测试时间方面不同，其中如果测试器允许，变化扫描长度可能影响测试应用。
[0061]对于本发明的一些其它实施例，可通过组合其成员测试模式的单独特性(例如功率耗散分布)来进一步表征测试模式类别。为了简化测试调度，可使用在所有测试矢量上耗散的峰值功率q。因此，测量模式类别的描述符于是成为如下的4元组:
[0062]D(t) = (m, c, 11, o2,..., oj , q)(3)
[0063]当移入测试模式并移出测试响应时，在核心的组合部分中的转变的数量可以是在扫描链中出现的转变的线性函数。因此，加权的转变度量可被应用于估计由于扫描模式的交换活动，且然后在核心中消耗的相应功率可通过线性外推来计算。该方法在通过引用被并入本文的“在功率约束下用于VLSI系统的调度测试(Scheduling tests for VLSIsystems under power constraints)，，(IEEE Trans.VLSI, 1997 年 6 月第 5 卷第 175-184页)中被描述。在属于给定类别的所有矢量上的功率消耗的最大值q于是可用于引导测试调度，以便在任何时间都不超过最大允许的功率消耗。
[0064]应注意，每个测试模式类别也可被分成多个段，使得来自同一类别的测试模式以不相交的时间间隔被应用，好像它们是独立的类别一样。预先取得类别的能力可提高电路信道利用，缩短总测试应用时间，并减小控制数据的量。
[0065]最后，在操作750中，调度单元680基于TAM的信息来分配测试应用时隙和用于将测试模式类别传送到多个核心的电路输入信道以及用于收集测试模式类别的测试响应数据的电路输出信道。互补的测试模式类别可合并以形成簇。对于给定的由电路输入和输出信道所强加的约束、互连网络的结构和在本发明的一些实施例中所允许的功率消耗，这些簇代表可被并行地测试的核心。如果测试模式类别包括核心的不相交的子集,则测试模式类别是互补的。调度单元680可维持测试模式类别的分类列表，所述分类列表以具有模式计数和核心输入信道容量的最大(在幅值上)乘积的类别开始。最大的分配可在早的时隙中被调度。
[0066]对于本发明的各种实现方式，调度单元680可将测试模式类别的分类列表中的第一类别分配给合并的当前结果b以形成基类。接着，调度单元680在所有剩余类别上重复，并一次将基类扩大一个类别，总是从满足特定约束的列表中取第一类。主要约束规定，类别的输入信道容量与当前基类的输入信道容量一起不能超过可用的电路输入信道。类似地，类别的观察点与基类成员的观察点一起必须配合到电路输出信道中。在本发明的一些实施例中，调度单元680也可考虑其它约束(例如功率耗散)。这些额外的约束可进一步限制合并过程。
[0067]给出基类和满足约束的候选设置类，调度单元680可确定是否所涉及的所有核心都可与电路输入/输出信道成功地连接。这个连接性问题可由具有顶点的二部图表示，所述顶点被分成分别代表电路输入信道和核心输入信道的两个不相交的集合C和E，这两个集合都与当前基类和测试模式类别相关。在图中的每个缘线(edge)使C中的顶点c与E中的顶点e连接，假定在核心的电路输入信道c和核心输入信道e之间存在链接(电线)。实际电路信道分配现在相当于在二部图中的匹配M，S卩，相当于缘线集合，使得M的任意两条缘线都不共享其端点。每个匹配缘线唯一地指示一个期望的连接。明确地，目的是达到(如果可能)可行的二部匹配，也就是说，达到一个解，其中每个顶点确切地入射在匹配的缘线上。
[0068]图8示出输入交换网络的例子。输入交换网络使四个电路输入信道与三个不同的核心(M1、M2和M3)连接。核心中的两个(Ml和M2)具有三个EDT输入信道(一些EDT输入信道具有或门)，而最后一个核心(M3)具有单个EDT输入信道。测试模式类别包括需要两个EDT输入信道的核心Ml的测试模式和每个核心(图8中的黑点)需要单个EDT输入信道的核心M2和M3的测试模式。调度单元680检查对于这个测试模式类别是否存在这四个电路输入信道的可能分配。根据本发明的各种实现方式的二部图的例子在图9中示出。如图所示，由粗线表示的这组匹配缘线表示期望的连接。
[0069]盲目地进行上面的分配可能首先选择错误的缘线c3_el2。在通过引用并入本文的文章“用于在二部图中的最大匹配的n5/2算法(An n5/2algorithm for maximummatchings in bipartite graphs)”(《工业与应用数学会计算杂志》1973年第2卷第4期第 225-234 页(SIAM Journal on Computing, vol.2，N0.4，pp.225-231，1973))中所描述的Hopcroft-Karp算法是组织这个过程以获得表示信道分配的最大二部匹配的一种方法。该算法通过找到最短增广路径的最大集合来重复地增加初始部分匹配的大小。增广路径在自由顶点(即，在某个部分匹配M中的缘线的非端点处)开始，在自由顶点处结束，并在路径内的不匹配和匹配的缘线之间交替。如果M是n大小(size n)的匹配且A是相对于M的增广路径，则集合M ? A形成具有n+1大小的匹配。因此，通过找到增广路径，算法增加了匹配的大小。如果所得到的匹配是完美的匹配，则找到了解(实际信道分配)。如本领域中的普通技术人员将认识到的，对输出互连网络和相关核心的观察点，重复相同的过程。
[0070]当合并类别b和X时，可能有由它们的模式计数所驱动的三个可能的情形。如果P(b)=P(x)，则当类别X加入基类时被简单地从列表移除。如果P(b)〈PU)，则所组成的类别X被添加到基类，但模式计数被减小到基类的模式计数。类别X的拷贝也被移动回到具有等于P (X)-P (b)的新模式计数的列表。最后，如果P(b)>P(X)，则类别X被从列表移除，基类的模式计数被调节到新(较小)值P (X)，且以前的基类被返回到具有等于P (b) -P (x)的模式计数的列表。
[0071]当不再有与基类互补的测试模式类别或约束之一不能被满足时，形成基类的过程可能终止。调度单元680可接着从列表移除第一元件，并试图形成另一基类簇，直到测试模式类别的列表成为空的，在这种情况下，调度单元680返回基类的列表。该列表可用于确定实际调度表(即，根据该调度表测试核心的顺序)以及实际信道分配。它可进一步被重新排序以在邻接的时间间隔(时隙)中对相同核心的测试分组。
[0072]结论
[0073]在说明和描述了所公开的技术的原理后，本领域中的技术人员将明显知道，所公开的实施例可在布置和细节上被修改，而不偏离这样的原理。鉴于可应用所公开的技术的原理的很多可能的实施例，应认识到，所示实施例仅仅是该技术的优选例子，且不应被理解为限制本发明的范围。更确切地，本发明的范围由下面的权利要求及其等同形式所限定。我们因此主张出现在这些权利要求的范围和精神内的所有内容作为我们的发明。
【权利要求】
1.一种测试调度的方法，包括: 接收用于测试电路中的多个核心的测试数据和所述电路的测试访问机制TAM的信息，所述测试访问机制TAM的信息包括输入交换网络的信息和输出交换网络的信息，所述输入交换网络将所述多个核心中的每个核心的电路输入信道连接到核心输入信道，所述输出交换网络将所述多个核心中的每个核心的电路输出信道连接到核心输出信道； 对所述测试数据编码，以导出需要少量所述核心输入信道的压缩测试模式，所述压缩测试模式中的每个与所述多个核心中的一个或多个核心相关，并与核心输入信道要求信息相关; 确定所述压缩测试模式中的每个的核心输出信道要求信息； 基于与所述压缩测试模式中的每个相关的核心、所述核心输入信道要求信息和所述核心输出信道要求信息，将所述压缩测试模式分组成测试模式类别；以及 基于所述测试访问机制TAM的信息来分配测试应用时隙，所述电路输入信道和所述电路输出信道，其中所述电路输入信道用于将所述测试模式类别传送到所述多个核心，所述电路输出信道用于收集所述测试模式类别的测试响应数据。
2.如权利要求1所述的方法，其中所述测试数据包括测试立方。
3.如权利要求1所述的方法，其中所述电路输入信道是所述电路的自动测试设备ATE输入信道，而所述电路输出信道是所述电路的自动测试设备ATE输出信道。
4.如权利要求1所述的方法，其中所述核心输入信道是所述多个核心的嵌入式确定性测试EDT输入信道，而所述核心输出信道是所述多个核心的嵌入式确定性测试EDT输出信道。
5.如权利要求1所 述的方法，其中所述输入交换网络包括解复用器和一个或多个或门。
6.如权利要求1所述的方法，其中所述输出交换网络包括输出数据选择器和出口单元，所述输出数据选择器将离开所述多个核心中的每个核心的测试响应进行合并。
7.如权利要求1所述的方法，其中所述输出数据选择器包括异或树。
8.如权利要求1所述的方法，其中所述出口单元包括复用器。
9.如权利要求1所述的方法，其中所述核心输入信道要求信息包括所需的核心输入信道的数量，且所述核心输出信道要求信息包括关于哪一个或哪些核心输出信道被需要的特定信息。
10.如权利要求1所述的方法，其中所述的少量所述核心输入信道是最少数量的所述核心输入信道。
11.如权利要求1所述的方法，其中所述的确定包括选择所述压缩测试模式中的每个的观察点。
12.如权利要求1所述的方法，其中所述的确定包括确定所述压缩测试模式中的每个所需的所述核心输出信道的最小子集。
13.如权利要求1所述的方法，其中所述的分组还基于功率消耗。
14.如权利要求1所述的方法，其中在所述测试模式类别中的每个中的压缩测试模式与相同的核心相关，需要相同数量的所述核心输入信道，并使用相同的核心输出信道。
15.如权利要求1所述的方法，其中所述的分配还基于功率消耗。
16.如权利要求1所述的方法，其中所述的分配包括将互补的测试模式类别合并成能够与所述测试访问机制TAM —起工作的簇。
17.一种存储处理器可执行指令的处理器可读介质，所述处理器可执行指令用于使一个或多个处理器执行测试调度的方法，所述方法包括: 接收用于测试电路中的多个核心的测试数据和所述电路的测试访问机制TAM的信息，所述测试访问机制TAM的信息包括输入交换网络的信息和输出交换网络的信息，所述输入交换网络将所述多个核心中的每个核心的电路输入信道连接到核心输入信道，所述输出交换网络将所述多个核心中的每个核心的电路输出信道连接到核心输出信道； 对所述测试数据编码，以导出需要少量所述核心输入信道的压缩测试模式，所述压缩测试模式中的每个与所述多个核心中的一个或多个核心相关，并与核心输入信道要求信息相关; 确定所述压缩测试模式中的每个的核心输出信道要求信息； 基于与所述压缩测试模式中的每个相关的核心、所述核心输入信道要求信息和所述核心输出信道要求信息，将所述压缩测试模式分组成测试模式类别；以及 基于所述测试访问机制TAM的信息来分配测试应用时隙，所述电路输入信道和所述电路输出信道，其中所述电路输入信道用于将所述测试模式类别传送到所述多个核心，所述电路输出信道用于收集所述测试模式类别的测试响应数据。
18.—种包括一个或多个处理器的系统，所述一个或多个处理器被编程为执行测试调度的方法，所述方法包括: 接收用于测试电路中的多个 核心的测试数据和所述电路的测试访问机制TAM的信息，所述测试访问机制TAM的信息包括输入交换网络的信息和输出交换网络的信息，所述输入交换网络将所述多个核心中的每个核心的电路输入信道连接到核心输入信道，所述输出交换网络将所述多个核心中的每个核心的电路输出信道连接到核心输出信道； 对所述测试数据编码，以导出需要少量所述核心输入信道的压缩测试模式，所述压缩测试模式中的每个与所述多个核心中的一个或多个核心相关，并与核心输入信道要求信息相关; 确定所述压缩测试模式中的每个的核心输出信道要求信息； 基于与所述压缩测试模式中的每个相关的核心、所述核心输入信道要求信息和所述核心输出信道要求信息将所述压缩测试模式分组成测试模式类别；以及 基于所述测试访问机制TAM的信息来分配测试应用时隙，所述电路输入信道和所述电路输出信道，其中所述电路输入信道用于将所述测试模式类别传送到所述多个核心，所述电路输出信道用于收集所述测试模式类别的测试响应数据。
【文档编号】G01R31/319GK103430155SQ201280013717
【公开日】2013年12月4日 申请日期:2012年1月17日 优先权日:2011年1月17日
【发明者】贾纳兹·拉杰斯基, 马克·A·卡萨布, 马努加尔斯基·格热戈什, 尼兰简·穆克赫杰, 雅各布·詹尼奇, 杰齐·泰泽, 阿维吉特·达特 申请人:明导公司