一种sram型fpga单粒子辐照试验测试系统及方法
【专利摘要】本发明提供了一种SRAM型FPGA单粒子辐照试验测试系统及方法，该试验系统包括上位机、电流监测采集板和测试板；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA；上位机负责流程控制和数据处理；电流监控采集板负责测试板的上电、断电和监测测试FPGA电流；测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。
【专利说明】—种SRAM型FPGA单粒子辐照试验测试系统及方法
【技术领域】
[0001]该发明涉及一种SRAM型FPGA单粒子辐照试验测试系统及方法。
【背景技术】
[0002]航天应用领域中，对集成电路需求不断增加，大规模、高集成度的集成电路越来越普遍，FPGA在航天集成电路中占有重要席位。在空间运行的集成电路会直接暴露在空间辐射环境中，辐射产生的效应会造成FPGA性能下降，严重时可能导致功能错误甚至失效。空间辐照效应分单粒子效应和总计量效应，单粒子效应对SRAM型FPGA影响更为明显。因此，FPGA在空间系统应用之前，务必要对其进行充分的辐照试验评估。针对评估结果，对辐照敏感单元做加固处理，从而为型号器件选型和设计提供数据依据。
[0003]目前单粒子效应的测试处于地面模拟试验阶段。在进行试验时，根据试验需要，经常要对被测器件进行配置、回读和部分重配的操作。目前现有的单粒子辐照试验系统部分重配操作是在控制系统中使用控制芯片进行部分重配操作，这种方法实现复杂，不易调试，且易发生重配不成功的现象。
【发明内容】
[0004]本发明所要解决的技术问题是:针对FPGA对单粒子效应试验的强烈需求，提供了一种简单、可靠的基于刷新芯片的SRAM型FPGA单粒子辐照试验测试系统及方法，使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。
[0005]本发明的技术方案:
[0006]一种SRAM型FPGA单粒子辐照试验测试系统，包括上位机、电流监控采集板和测试板；上位机放置于试验监控室，上位机用于进行试验设置、试验过程控制和试验结果显示；测试板和电流监控采集板放置于辐照试验室；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口 ；电流监控采集FPGA分别与供电模块、电流采集单元、第一通信接口相连；电流监控采集FPGA通过第一通信接口与上位机相连；电流采集单元与供电模块相连，通过供电模块为测试板供电并返回被测FPGA的内核电流信号和I/O电流信号至电流采集单元；通过电流采集单元对所述内核电流信号和I/O电流信号进行处理后输入至电流监控采集FPGA，从而获得内核电流采样值和I/O电流采样值；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PR0M、存储PR0M、第二通信接口及被测FPGA ;被测FPGA位于试验区；控制处理FPGA、刷新芯片、SRAM、配置PR0M、存储PR0M、第二通信接口位于控制区；配置PROM用于存储配置控制处理FPGA的配置码流；存储PROM用于存储配置被测FPGA的测试码流，以供刷新芯片读取；被测FPGA与控制处理FPGA相连；控制处理FPGA分别与刷新芯片、SRAM、配置PR0M、存储PR0M、第二通信接口相连；控制处理FPGA通过第二通信接口与上位机相连；[0007]控制处理FPGA通过控制所述存储PROM对被测FPGA进行配置，通过控制刷新芯片和所述存储PROM对被测FPGA进行刷新；SRAM存放回读码流、触发器位置信息、触发器串列对照数据；回读码流包括对照码流、被测器件码流；对照码流是被测FPGA辐照前的回读码流，被测器件码流是被测FPGA辐照之后的回读码流。
[0008]供电模块包括测试板控制区电源(D)及控制区电源接口(A)、测试板试验区电源(C)及试验区电源接口(B);电流采样单元包括电流采样电路和电流采集ADC ；
[0009]测试板控制区电源(D)输出3.3V、1.8V和1.2V供电至控制区电源接口(A)，控制区电源接口(A)在电流监控采集FPGA的控制下给测试板的控制区供电；
[0010]测试板试验区电源(C)输出2.25V和2.97V供电至试验区电源接口(B);试验区电源接口(B)在电流监控采集FPGA的控制下给被测FPGA供电；其中2.25V供电提供给被测FPGA的内核供电管脚；同时通过试验区电源接口(B)返回被测FPGA的内核供电管脚上的内核电流至电流采样电路；2.97V供电提供给被测FPGA的I/O供电管脚，同时通过试验区电源接口(B)返回所述I/O供电管脚上的I/O电流至电流采样电路；
[0011]电流采样电路将输入电流转换成电压信号并输出至电流采集ADC，电流采集ADC将电流采样电路输出的电压信号进行数字量化后输入至电流监控采集FPGA，获得内核电流采样值和I/O电流采样值。
[0012]第一通信接口和第一通信接口采用RS485串口。
[0013]利用上述SRAM型FPGA单粒子辐照试验测试系统进行测试的方法，其特征在于:包括如下步骤:
[0014]I)初始化电流监控采集FPGA
[0015]上位机与电流监控采集FPGA进行通信握手，握手成功后给电流监控采集FPGA发送上电命令，电流监控采集FPGA控制对测试板的试验区和控制区上电；
[0016]2 )初始化控制处理FPGA
[0017]上位机与控制处理FPGA进行握手通信，握手成功后上位机根据选择的测试码流向控制处理FPGA发送配置命令，控制处理FPGA对被测FPGA进行配置；所述测试码流将被测FPGA的触发器配置成移位寄存器链；上位机发送回读对照码流命令，控制处理FPGA读取被测FPGA的码流，将其存储在SRAM的对照码流存储区；上位机发送触发器位置信息至SRAM的触发器位置信息存储区和发送触发器串列对照数据到触发器串列对照数据存储区；
[0018]3)进行试验
[0019]开启辐照源，上位机根据采样周期发送采样命令至电流监控采集FPGA与控制处理 FPGA ；
[0020]电流监控采集FPGA在收到采样命令后，采集并返回被测FPGA的I/O电流采样值和内核电流采样值至上位机；当被测FPGA的I/O电流或内核电流任意一个增大至2A时，上位机控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新给被测FPGA上电，返回步骤2);上位机根据内核电流采样值判断是否发生单粒子闩锁，如果发生单粒子闩锁，上位机控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新给被测FPGA上电，返回步骤2)；
[0021]控制处理FPGA在收到采样命令后，判断被测FPGA是否发生单粒子功能中断，如果发生单粒子功能中断，则控制处理FPGA自动对被测FPGA重新配置四次，任意一次配置成功，则控制处理FPGA进行单粒子翻转测试，若四次重新配置均失败则发送失败信息至上位机，提示用户进行硬复位；如果没有发生单粒子功能中断，控制处理FPGA进行单粒子翻转测试；单粒子翻转测试后控制处理FPGA上传可编程逻辑模块翻转数、块存储模块翻转数、以及触发器静态翻转数至上位机；根据触发器静态翻转数确定是否需要进行触发器动态翻转测试，当触发器静态翻转数大于O时，上位机控制所述控制处理FPGA进行触发器动态翻转测试，获得触发器动态翻转数，发送至上位机，然后转入步骤4);当触发器静态翻转数等于O时，转入步骤4)；
[0022]4)判断试验是否结束；当试验结束时，上位机给电流监控采集板的电流监控采集FPGA发送断电命令，对控制处理FPGA与被测FPGA进行断电；然后保存试验数据；当试验没有结束时，返回步骤3)继续进行试验。
[0023]本发明与现有技术相比具有的优点是:本发明采用上位机、电流监测采集板和测试板构成FPGA单粒子效应测试系统,能够实现单粒子翻转、单粒子闩锁和单粒子功能中断的测试。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新，采用刷新测试和回读抓取的方法分别进行触发器的动态翻转测试和静态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。
【专利附图】
【附图说明】
[0024]图1为本发明测试系统总体结构框架图；
[0025]图2为测试板SRAM地址空间分配简图；
[0026]图3为电流监控采集板结构图；
[0027]图4为单粒子效应试验测试流程示意图。
【具体实施方式】
[0028]如图1所示，本发明的FPGA单粒子效应测试系统包括上位机、电流监控采集板和测试板。试验时，上位机位于试验监控室，测试板和电流监控采集板放置于辐照试验室。上位机的功能主要包括试验设置、试验过程控制和试验结果显示。电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口，负责测试板的上电和被测FPGA的电流监测。电流监控采集FPGA分别与供电模块、电流采集单元、第一通信接口相连；电流监控采集FPGA通过第一通信接口与上位机相连；电流采集单元与供电模块相连，通过供电模块为测试板供电并返回被测FPGA的内核电流信号和I/O电流信号至电流采集单元。通过电流采集单元对所述内核电流信号和I/O电流信号进行处理后输入至电流监控采集FPGA，从而获得内核电流采样值和I/O电流采样值。测试板包括控制处理FPGA、刷新芯片、SRAM、配置PR0M1#、存储PR0M2#、第二通信接口及被测FPGA ;被测FPGA位于试验区；控制处理FPGA、刷新芯片、SRAM、配置PR0M1#、存储PR0M2#、第二通信接口位于控制区。测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。配置PR0M1#用于存储配置控制处理FPGA的配置码流；存储PR0M2#用于存储配置被测FPGA的测试码流，以供刷新芯片读取。被测FPGA与控制处理FPGA相连；控制处理FPGA分别与刷新芯片、SRAM、配置PR0M1#、存储PR0M2#、第二通信接口相连；控制处理FPGA通过第二通信接口与上位机相连。
[0029]控制处理FPGA通过控制存储PR0M2#对被测FPGA进行配置，通过控制刷新芯片和存储PR0M2#对被测FPGA进行刷新。外部SRAM存放回读码流、触发器(FF)位置信息、触发器串列对照(GOLDEN)数据。回读码流包括对照(GOLDEN)码流、被测器件(DUT)码流。对照(GOLDEN)码流是被测FPGA辐照前的回读码流，被测器件(DUT)码流是被FPGA辐照之后的回读码流。为此在SRAM中划分4部分区域分别存储上述数据，如图2所示，DUT码流存入SRAM的上半区、GOLDEN码流存入SRAM的下半区。FF位置信息存入SRAM的上半区。
[0030]如图3所示，所述电流监控采集板通过解析上位机命令完成测试板上电、断电，并实时采集被测FPGA的内核和I/O电流。单粒子翻转与单粒子功能中断的测试过程中，被测FPGA芯片电源工作电压采用产品详细规范中规定的典型工作电压拉低10% (即IO电源电压2.97V，内核电源电压2.25V)。因此在设计供电模块时进行调整，使供电模块输出给被测FPGA的供电电压为IO电源电压2.97V，内核电源电压2.25V。供电模块包括测试板控制区电源D及控制区电源接口 A、测试板试验区电源C及试验区电源接口 B ;电流采样单元包括电流采样电路和电流采集ADC ；
[0031]测试板控制区电源D输出3.3V、1.8V和1.2V供电至控制区电源接口 A，控制区电源接口 A在电流监控采集FPGA的控制下给测试板的控制区供电；
[0032]测试板试验区电源C输出2.25V和2.97V供电至试验区电源接口 B;试验区电源接口 B在电流监控采集FPGA的控制下给被测FPGA供电；其中2.25V供电提供给被测FPGA的内核供电管脚；同时通过试验区电源接口 B返回被测FPGA的内核供电管脚上的内核电流至电流采样电路；2.97V供电提供给被测FPGA的I/O供电管脚，同时通过试验区电源接口 B返回所述I/O供电管脚上的I/O电流至电流采样电路；
[0033]电流采样电路将输入电流转换成电压信号并输出至电流采集ADC，电流采集ADC将电流采样电路输出的电压信号进行数字量化后输入至电流监控采集FPGA，获得内核电流采样值和I/O电流采样值。
[0034]第一通信接口和第二通信接口:可以采用RS485串口，它负责与上位机进行串口通信，负责接收上位机命令和将数据反馈给上位机。
[0035]如图4所示，利用所述测试系统进行测试的流程如下:在试验开始之前需要根据需要填写被测FPGA型号、辐照试验的入射离子类型、离子能量和注量率；还需要打开用于与电流监测采样板通信的第一通信接口，打开用于与测试板通信的第二通信接口 ；接着选择被测FPGA的测试码流编号；最后设置采样周期。
[0036]I)初始化电流监控采集FPGA
[0037]首先上位机要与电流监控采集FPGA进行通信握手，握手成功后给电流监控采集FPGA发送上电命令，电流监控采集FPGA控制对测试板的试验区上电，对测试板的控制区上电。
[0038]2 )初始化测试板控制处理FPGA
[0039]上位机要与测试板控制处理FPGA进行握手通信，握手成功后上位机根据选择的测试码流向控制处理FPGA发送配置命令，控制处理FPGA对被测FPGA进行配置。测试码流将被测FPGA的触发器配置成移位寄存器链。上位机发送回读GOLDEN码流命令，控制处理FPGA读取被测FPGA的码流，将其存储在SRAM的GOLDEN码流存储区，并且上位机发送FF位置信息至SRAM的FF位置信息存储区和用户设置的触发器串列GOLDEN数据到触发器串列GOLDEN数据存储区。
[0040]3)进行试验
[0041]在试验开始阶段，开启辐照源，上位机根据采样周期不断地发送采样命令给电流监控采集FPGA与控制处理FPGA。在收到采样命令后，电流监控采集板的电流监控采集FPGA采集并返回被测FPGA的I/O电流和内核电流采样值；观察I/O电流与内核电流，当被测FPGA的I/O电流或内核电流任意一个增大至2A时，为了保护被测FPGA，上位机控制电流监控采集FPGA自动切断电源，然后重新上电。上位机根据I/O电流和内核电流采样值判断是否发生单粒子闩锁，如果发生单粒子闩锁，上位机自动记录保存发生了一次闩锁，同时控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新给被测FPGA上电，返回步骤2)。
[0042]控制处理FPGA在收到采样命令后，首先判断被测FPGA是否发生单粒子功能中断，如果发生单粒子功能中断，则控制处理FPGA自动对被测FPGA重新配置四次，任意一次配置成功都会继续进行采样，若四次重配均失败则发送失败信息至上位机，提示用户需要进行硬复位，硬复位后重新从步骤I)开始执行。如果没有发生单粒子功能中断，控制处理FPGA进行单粒子翻转测试，上传CLB翻转数、BRAM翻转数、以及FF静态翻转数至上位机。用户根据上位机显示的FF静态翻转数确定是否需要进行触发器动态翻转测试。当FF静态翻转数大于O时，上位机控制控制处理FPGA进行触发器动态翻转测试，获得FF动态翻转数，发送至上位机。
[0043]在采样的过程中可以选择不同的测试码流编号对被测FPGA进行重新配置。在采样过程中，还可以根据需要进行上传被测FPGA的回读码流的操作。
[0044]4)试验结束
[0045]试验结束阶段，上位机给电流监控采集板的电流监控采集FPGA发送断电命令，对测试板控制处理FPGA与被测FPGA进行断电；然后保存试验数据、关闭通信接口、等待下轮次试验。
[0046]试验数据包括被测FPGA型号、测试码流编号、I/O电流、内核电流、BRAM/CLB/FF静态翻转数、FF动态翻转数以及器件状态和测试时间。器件状态包括是否发生单粒子闩锁，是否发生单粒子功能中断。试验数据可以采用表格的形式进行显示，也可以保存为文本数据。另外，可以保存回读码流。
[0047]单粒子闩锁(SEL)的测试过程主要通过监控被测FPGA的内核电源管脚的电流，判断是否发生单粒子闩锁。根据详规规定，当内核电流Iccint突然增大到2A，且被测FPGA的PROGRAM管脚接地进行软复位仍无法恢复时判断为发生单粒子闩锁。单粒子闩锁发生后，上位机自动记录保存发生了一次闩锁，同时控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新上电。
[0048]单粒子翻转(SEU)测试，采用动态回读码流数据的方式，实时判断存储单元是否发生翻转。具体的测试方式如下:
[0049]I)可编程逻辑模块(CLB)与块存储模块(BRAM)的SEU检测方法类似，控制处理FPGA利用被测FPGA的SMAP端口先后回读GOLDEN码流和DUT码流，控制处理FPGA将DUT码流与GOLDEN码流进行比较，统计DUT码流与GOLDEN码流中不同位的个数，该不同位的个数作为发生单粒子翻转的次数，记录发生单粒子翻转的次数，上传记录的发生单粒子翻转的次数至上位机。
[0050]2)触发器的静态翻转检测，需要将触发器配置成移位寄存器链，通过比较移位寄存器链中的写入数据与读出数据，判断SEU的发生，并记录单粒子翻转的错误数据。移位寄存器链不给时钟，试验前写入数据，通过回读抓取的方式将寄存器链中的数据抓取到DUT码流、GOLDEN码流中，根据FF位置信息摘取出DUT码流、GOLDEN码流中的移位寄存器链中的数据；将两个数据进行比较得到触发器的静态翻转次数。
[0051]触发器动态翻转测试的过程如下:关闭辐照源，上位机发送刷新命令，控制处理FPGA控制刷新芯片对被测FPGA进行刷新。进行刷新的原因是，在辐照的过程中，可能由于被测FPGA的移位寄存器链上单元的翻转造成移位寄存器链错误，链中寄存器数据无法成功通过移位寄存器链输出。这时需要刷新修复移位寄存器链，从而保证可以将被测FPGA的移位寄存器链数据移出比较。测试板上的控制处理FPGA控制存储PR0M2#与刷新芯片之间、刷新芯片与被测FPGA之间的通路，控制处理FPGA连接此通路，刷新芯片可自动从存储PR0M2#中读取数据，对被测FPGA进行刷新。刷新成功后，上位机发送移链比较命令，控制处理FPGA给被测FPGA的移位寄存器链供给时钟，被测FPGA的移位寄存器链移出数据同时与SRAM中存储的触发器串列GOLDEN数据比较，得出触发器的动态翻转次数，上传至上位机。
[0052]单粒子功能中断(SEFI)测试，根据美国NASA所做的FPGA单粒子试验报告，系统设计时重点考虑了两种单粒子功能中断的检测，即上电复位单粒子功能中断(POR-SEFI)和SMAP端口单粒子功能中断(SMAP-SEFI)的检测。其中，POR-SEFI检测被测FPGA芯片配置的用户功能是否还存在，芯片是否还处在正常工作状态；SMAP-SEFI检测被测FPGA芯片的SMAP端口是否工作正常，只要两者发生其一，就认为发生了单粒子功能中断。具体的功能中断识别判定及记录方式如下:
[0053]DP0R-SEFI检测:对于POR-SEFI的判断，可以通过控制处理FPGA监视被测FPGA的DONE信号管脚实现，在完成被测FPGA配置后，被测FPGA的DONE信号应该保持为高。如果某个时刻DONE信号变低，就意味着发生POR-SEFI。控制处理FPGA —旦监测到发生POR-SEFI，上传发生POR-SEFI信息。
[0054]2)SMAP-SEFI检测:可以通过控制处理FPGA读写帧地址(FAR)寄存器判断是否发生SMAP-SEFI，如果写入FAR寄存器数据与读出来的一致则判断此时SMAP端口电路工作正常；如果不一致则判断发生SMAP-SEFI，上传发生SMAP-SEFI信息。
[0055]上位机为美国进口加固型工业笔记本，具备防尘、防震、防水等功能，系统运行稳定可靠，支持PC1、RS485、USB、RS232等基础接口，试验时方便外设链接和移动。测试板可以使用Xillinx公司Spartan6系列FPGA XC6SLX45FGG676C作为控制处理FPGA，航天772所生产BSVl作为刷新芯片，ISSI公司生产IS61WV20488BLL作为外部SRAM，航天772所生产宇航级抗辐射加固FPGA BQVR300CQFP240.BQVR600CQFP228等作为被测FPGA。电流监测采集板的电流监控采集FPGA采用Xillinx公司Virtex系列XCV300FP240，电流采样电路的核心器件采用MAX471，电流采样ADC采用MAX197，通信接口为RS485串口，可以采用SN65HVD75
-H-* I I
心/T O
[0056]在整个试验过程中，要求监控并记录被测FPGA处的离子注量率，保证辐照区域空间的不均匀度小于±10%。若离子注入量达到IO7粒子数/cm2，器件仍未发生单粒子闩锁效应，则表明该LET以下不会发生单粒子闩锁。
[0057]本发明未详细介绍的内容属于本领域公知常识。
【权利要求】
1.一种SRAM型FPGA单粒子辐照试验测试系统，其特征在于:包括上位机、电流监控采集板和测试板；上位机放置于试验监控室，上位机用于进行试验设置、试验过程控制和试验结果显示；测试板和电流监控采集板放置于辐照试验室；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口 ；电流监控采集FPGA分别与供电模块、电流采集单元、第一通信接口相连；电流监控采集FPGA通过第一通信接口与上位机相连；电流采集单元与供电模块相连，通过供电模块为测试板供电并返回被测FPGA的内核电流信号和I/O电流信号至电流采集单元；通过电流采集单元对所述内核电流信号和I/O电流信号进行处理后输入至电流监控采集FPGA，从而获得内核电流采样值和I/O电流采样值；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA ；被测FPGA位于试验区；控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口位于控制区；配置PROM用于存储配置控制处理FPGA的配置码流；存储PROM用于存储配置被测FPGA的测试码流，以供刷新芯片读取；被测FPGA与控制处理FPGA相连；控制处理FPGA分别与刷新芯片、SRAM、配置PR0M、存储PR0M、第二通信接口相连；控制处理FPGA通过第二通信接口与上位机相连； 控制处理FPGA通过控制所述存储PROM对被测FPGA进行配置，通过控制刷新芯片和所述存储PROM对被测FPGA进行刷新；SRAM存放回读码流、触发器位置信息、触发器串列对照数据；回读码流包括对照码流、被测器件码流；对照码流是被测FPGA辐照前的回读码流，被测器件码流是被测FPGA辐照之后的回读码流。
2.根据权利要求1所述的一种SRAM型FPGA单粒子辐照试验测试系统，其特征在于: 供电模块包括测试板控制区电源(D)及控制区电源接口(A)、测试板试验区电源(C)及试验区电源接口(B);电流采样单元包括电流采样电路和电流采集ADC ； 测试板控制区电源(D)输出3.3V、1.8V和1.2V供电至控制区电源接口(A)，控制区电源接口(A)在电流监控采集FPGA的控制下给测试板的控制区供电； 测试板试验区电源(C)输出2.25V和2.97V供电至试验区电源接口(B);试验区电源接口(B)在电流监控采集FPGA的控制下给被测FPGA供电；其中2.25V供电提供给被测FPGA的内核供电管脚；同时通过试验区电源接口(B)返回被测FPGA的内核供电管脚上的内核电流至电流采样电路；2.97V供电提供给被测FPGA的I/O供电管脚，同时通过试验区电源接口(B)返回所述I/O供电管脚上的I/O电流至电流采样电路； 电流采样电路将输入电流转换成电压信号并输出至电流采集ADC，电流采集ADC将电流采样电路输出的电压信号进行数字量化后输入至电流监控采集FPGA，获得内核电流采样值和I/O电流采样值。
3.根据权利要求1所述的一种SRAM型FPGA单粒子辐照试验测试系统，其特征在于:第一通信接口和第一通信接口采用RS485串口。
4.利用权利要求1所述的SRAM型FPGA单粒子辐照试验测试系统进行测试的方法，其特征在于:包括如下步骤: 1)初始化电流监控采集FPGA 上位机与电流监控采集FPGA进行通信握手，握手成功后给电流监控采集FPGA发送上电命令，电流监控采集FPGA控制对测试板的试验区和控制区上电； 2)初始化控制处理FPGA上位机与控制处理FPGA进行握手通信，握手成功后上位机根据选择的测试码流向控制处理FPGA发送配置命令，控制处理FPGA对被测FPGA进行配置；所述测试码流将被测FPGA的触发器配置成移位寄存器链；上位机发送回读对照码流命令，控制处理FPGA读取被测FPGA的码流，将其存储在SRAM的对照码流存储区；上位机发送触发器位置信息至SRAM的触发器位置信息存储区和发送触发器串列对照数据到触发器串列对照数据存储区； 3)进行试验 开启辐照源，上位机根据采样周期发送采样命令至电流监控采集FPGA与控制处理FPGA ； 电流监控采集FPGA在收到采样命令后，采集并返回被测FPGA的I/O电流采样值和内核电流采样值至上位机；当被测FPGA的I/O电流或内核电流任意一个增大至2A时，上位机控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新给被测FPGA上电，返回步骤2);上位机根据内核电流采样值判断是否发生单粒子闩锁，如果发生单粒子闩锁，上位机控制电流监控采集FPGA自动切断电源以保护被测FPGA，然后重新给被测FPGA上电，返回步骤2)； 控制处理FPGA在收到采样命令后，判断被测FPGA是否发生单粒子功能中断，如果发生单粒子功能中断，则控制处理FPGA自动对被测FPGA重新配置四次，任意一次配置成功，则控制处理FPGA进行单粒子翻转测试，若四次重新配置均失败则发送失败信息至上位机，提示用户进行硬复位；如果没有发生单粒子功能中断，控制处理FPGA进行单粒子翻转测试；单粒子翻转测试 后控制处理FPGA上传可编程逻辑模块翻转数、块存储模块翻转数、以及触发器静态翻转数至上位机；根据触发器静态翻转数确定是否需要进行触发器动态翻转测试，当触发器静态翻转数大于O时，上位机控制所述控制处理FPGA进行触发器动态翻转测试，获得触发器动态翻转数，发送至上位机，然后转入步骤4);当触发器静态翻转数等于O时，转入步骤4)； 4)判断试验是否结束；当试验结束时，上位机给电流监控采集板的电流监控采集FPGA发送断电命令，对控制处理FPGA与被测FPGA进行断电；然后保存试验数据；当试验没有结束时，返回步骤3)继续进行试验。
【文档编号】G01R31/3181GK103744014SQ201310724722
【公开日】2014年4月23日 申请日期:2013年12月24日 优先权日:2013年12月24日
【发明者】陈雷, 周婧, 赵元富, 文治平, 齐畅, 刘泓, 武斌, 王硕, 李学武, 加春雷 申请人:北京微电子技术研究所, 中国运载火箭技术研究院