一种基于fpga的小型便携式多传感器姿态检测系统的制作方法
【专利摘要】一种基于FPGA的小型便携式多传感器姿态检测系统。其包括FPGA芯片、两片SDRAM芯片、FLASH芯片、陀螺/加速度传感器、磁传感器、电平转换芯片、显示模块、通信接口、外部存储器和电源模块。本发明效果：使用一片FPGA芯片完成传感器数据采集、数据通讯及算法运算，使用一片FLASH芯片存储FPGA的配置数据和应用程序，具有较高系统集成度，提高了系统可靠性。在构建片上系统时，采用多种类型的总线连接处理器核和片上外围接口，并采用FPGA内部RAM存储应用程序的“数据段”和“堆栈段”，提高了处理器核执行效率。通过三维姿态角试验可看出，该系统从传感器数据采集到姿态解算的时间仅为360us。
【专利说明】
【技术领域】
[0001] 本发明属于姿态检测【技术领域】，特别是涉及一种基于FPGA的小型便携式多传感 器姿态检测系统。 -种基于FPGA的小型便携式多传感器姿态检测系统
【背景技术】
[0002] 惯性导航系统具有自主性、高隐蔽性、抗干扰等特点，是航空航天和军事领域重要 的导航系统，其特点也是其它导航系统无法比拟的。随着微机电系统（MEMS)的快速发展， 出现了新一代微型陀螺仪和加速度计，降低了惯性传感器的制造成本，惯性导航系统发展 前景一片大好。为了使惯性导航系统在民用领域迅速推广，有必要设计一种低功耗、便携式 的小型硬件平台，实现惯导系统的功能。
【发明内容】
[0003] 为了解决上述问题，本发明的目的在于提供一种基于FPGA的小型便携式多传感 器姿态检测系统。
[0004] 为了达到上述目的，本发明提供的基于FPGA的小型便携式多传感器姿态检测系 统包括：FPGA芯片、两片SDRAM芯片、FLASH芯片、陀螺/加速度传感器、磁传感器、电平转换 芯片、显示模块、通信接口、外部存储器和电源模块；其中：FPGA芯片为本系统的控制运算 中心，其分别与两片SDRAM芯片、FLASH芯片、陀螺/加速度传感器、电平转换芯片、显示模 块、通信接口、外部存储器相连接，电平转换芯片与磁传感器相连接，通信接口与上位机相 连接，电源模块为供电电源，其与本系统中的各用电部件相连接。
[0005] 所述的电源模块由锂电池和电平转换芯片组成；所述的通信接口为与外部设备进 行数据交换的通信接口，采用MAX3222通信接口芯片；所述的显示模块为液晶显示器，采 用液晶屏IXD2004 ;外部存储器由SD卡组成。
[0006] 所述的陀螺/加速度传感器为MEMS传感器，采用ADIS16385,磁传感器采用 HMR3300,所述的电平转换芯片采用74LVC4245 ;所述的SDRAM芯片采用CY7C102UFLASH芯 片采用W25Q80 ;所述的FPGA芯片为现场可编程门阵列器件，采用Xilinx公司的XC6SLX9芯 片。
[0007] 所述的FPGA芯片的内部片上系统包括：处理器核、SPI_A接口、SPI_F接口、SPI_S 接口、UART_H接口、UART_U接口、AXI_P总线、AXI_E总线、存储器控制器、LMB总线、BRAM_0 控制器、BRAM_1控制器、BRAMJ)存储器、BRAM_1存储器、FSL总线、显示控制器；
[0008] 其中：处理器核通过AXI_P总线与SPI_A接口、UART_H接口、SPI_F接口、UART_U 接口和SPI_S接口相连接，SPI_A接口与陀螺/加速度传感器相连接；UART_H接口通过电平 转换芯片与磁传感器相连接；SPI_F接口与FLASH芯片相连接；UART_U接口通过通信接口 与上位机相连接；SPI_S接口与外部存储器相连接。
[0009] 所述的处理器核还通过AXI_E总线与存储器控制器相连接，存储器控制器通过32 位总线与两片SDRAM芯片连接；
[0010] 所述的处理器核还通过LMB总线分别与BRAM_0控制器和BRAM_1控制器相连接， BRAM_0控制器与BRAM_0存储器连接，BRAM_1控制器与BRAM_1存储器相连接；
[0011] 处理器核还通过FSL总线与显示控制器相连接，显示控制器与显示模块连接。
[0012] 所述的SPI_A接口是标准的SPI接口，所述的UART_H接口是标准的RS232接口， 所述的SPI_F接口是标准的SPI接口，所述的UART_U接口是标准RS232接口，所述的SPI_ S接口是标准的SPI接口。
[0013] 所述的BRAM_0存储器是FPGA芯片的内部RAM，所述的BRAM_1存储器是FPGA芯片 的内部RAM。
[0014] 本发明以导航系统中不可或缺的姿态检测系统为问题切入点，构建了以MEMS惯 性器件、电子罗盘为传感器，FPGA为运算核心的导航计算平台，并研究了一种姿态检测系统 的多传感器数据融合方法。
[0015] 本发明提供的基于FPGA的小型便携式多传感器姿态检测系统的效果：该姿态 检测系统使用一片FPGA芯片完成传感器数据采集、数据通讯及算法运算，并且使用一片 FLASH芯片存储FPGA的配置数据和应用程序，具有较高的系统集成度，提高了系统可靠性。 在构建片上系统时，考虑到处理器核的流水线工作方式，采用多种类型的总线连接处理器 核和片上外围接口，并采用FPGA内部RAM存储应用程序的"数据段"和"堆栈段"，提高了处 理器核的执行效率。通过三维姿态角试验可以看出，该姿态检测系统从传感器数据采集到 姿态解算的时间仅为360us。
【专利附图】
【附图说明】
[0016] 图1为本发明提供的基于FPGA的小型便携式多传感器姿态检测系统的组成示意 图。
[0017] 图2为本发明提供的基于FPGA的小型便携式多传感器姿态检测系统中FPGA芯片 的内部结构示意图。
【具体实施方式】
[0018] 下面结合附图和具体实施例对本发明提供的基于FPGA的小型便携式多传感器姿 态检测系统进行详细说明。
[0019] 如图1所示，本发明提供的基于FPGA的小型便携式多传感器姿态检测系统包括： FPGA芯片1、两片SDRAM芯片2、FLASH芯片3、陀螺/加速度传感器4、磁传感器5、电平转 换芯片6、显示模块7、通信接口 8、外部存储器9和电源模块10 ;其中：FPGA芯片1为本系 统的控制运算中心，其分别与两片SDRAM芯片2、FLASH芯片3、陀螺/加速度传感器4、电平 转换芯片6、显示模块7、通信接口 8、外部存储器9相连接，电平转换芯片6与磁传感器5相 连接，通信接口 8与上位机相连接，电源模块10为供电电源，其与本系统中的各用电部件相 连接。
[0020] 所述的陀螺/加速度传感器4、磁传感器5和电平转换芯片6组成传感器模块，陀 螺/加速度传感器4负责采集载体的转动角速率，磁传感器5负责采集地磁场强度，电平转 换芯片6负责将磁传感器5的5v端口电平转换成3. 3v，便于和FPGA芯片1进行数据通讯；
[0021] 所述的FPGA芯片1、SDRAM芯片2、FLASH芯片3组成运算模块，FPGA芯片1负责 数据采集、算法运算及数据通讯，SDRAM芯片2负责存储FPGA芯片1执行过程中的程序代 码，它具有读写速度快、掉电数据易失的特点，系统中使用了两片SDRAM芯片2将数据总线 扩展到32位，可以有效提高数据读写效率，FLASH芯片3负责存储FPGA芯片1的配置信息 和FPGA芯片1执行的程序代码，它具有掉电数据不丢失的特点，当系统上电后，FPGA芯片1 的配置信息和SDRAM芯片2中的程序代码都需要从该芯片中读取；
[0022] 电源模块10由锂电池和电平转换芯片组成，锂电池提供的电压是7. 4v，电平转换 芯片负责将锂电池电压转换成5V、3. 3V和1. 2V，以供系统其他模块正常工作；
[0023] 通信接口 8为与外部设备进行数据交换的通信接口，采用MAX3222通信接口芯片， 用于和上位机通信；
[0024] 显示模块7为液晶显示器，采用液晶屏IXD2004,用于显示运算模块解算得到的姿 态参数；
[0025] 外部存储器9由SD卡组成，用于存储经过运算模块解算得到的姿态参数。
[0026] 所述的陀螺/加速度传感器4为MEMS传感器，采用ADIS16385,磁传感器5采用 HMR3300,所述的电平转换芯片6采用74LVC4245。
[0027] 所述的 SDRAM 芯片 2 采用 CY7C1021、FLASH 芯片 3 采用 W25Q80。
[0028] 所述的FPGA芯片1为现场可编程门阵列器件，采用Xilinx公司的XC6SLX9芯片； 为了使FPGA器件具有算法运算功能，需要构建片上系统，如图2所示；所述的FPGA芯片1的 内部片上系统包括：处理器核l〇l、SPI_A接口 102、SPI_F接口 104、SPI_S接口 116、UART_ Η接口 103、UART_U接口 105、AXI_P总线106、AXI_E总线107、存储器控制器108、LMB总线 109、BRAM_0 控制器 110、BRAM_1 控制器 112、BRAM_0 存储器 111、BRAM_1 存储器 113、FSL· 总 线114、显示控制器115;
[0029] 其中：处理器核 101 通过AXI_P 总线 106 与 SPI_A接口 102、UART_H接口 103、SPI_ F接口 104、UART_U接口 105和SPI_S接口 116相连接，SPI_A接口 102与陀螺/加速度传 感器4相连接；UART_H接口 103通过电平转换芯片6与磁传感器5相连接；SPI_F接口 104 与FLASH芯片3相连接；UART_U接口 105通过通信接口 8与上位机相连接；SPI_S接口 116 与外部存储器9相连接；
[0030] 处理器核101还通过AXI_E总线107与存储器控制器108相连接，存储器控制器 108通过32位总线与两片SDRAM芯片2连接；
[0031] 处理器核101还通过LMB总线109分别与BRAM_0控制器110和BRAM_1控制器 112相连接，BRAM_0控制器110与BRAM_0存储器111连接，BRAM_1控制器112与BRAM_1 存储器113相连接；
[0032] 处理器核101还通过FSL总线114与显示控制器115相连接，显示控制器115与 显示模块7连接。
[0033] 所述的处理器核101采用Xilinx公司的软处理器核MicroBlaze，负责程序指令的 取指、解码及执行。
[0034] 所述的SPI_A接口 102是标准的SPI接口，用于处理器核101控制陀螺/加速度 传感器4的工作模式，并采集它的数据。
[0035] 所述的UART_H接口 103是标准的RS232接口，用于处理器核101采集磁传感器5 的数据。
[0036] 所述的SPI_F接口 104是标准的SPI接口，用于处理器核101读写FLASH芯片3 中存储的应用程序。
[0037] 所述的UART_U接口 105是标准RS232接口，用于处理器核101将姿态参数上传给 上位机。
[0038] 所述的AXI_P总线106是一种高性能片上系统总线，用于处理器核101访问片上 外设。
[0039] 所述的AXI_E总线107和AXI_P总线106是同类型总线，是处理器核101访问存 储器控制器108的专用通道。
[0040] 所述的存储器控制器108等效于SDRAM芯片2的硬件驱动器。
[0041] 所述的LMB总线109是一种本地存储器访问总线，可实现对BRAM_0存储器111和 BRAM_1存储器113的高速访问。
[0042] 所述的BRAM_0控制器110用于控制BRAM_0存储器111。
[0043] 所述的BRAM_1控制器112用于控制BRAM_1存储器113。
[0044] 所述的BRAM_0存储器111是FPGA芯片1的内部RAM，具有较高的访问速率，用于 存储引导加载程序。
[0045] 所述的BRAM_1存储器113是FPGA芯片1的内部RAM，具有较高的访问速率，用于 存储应用程序的"数据段"和"堆栈段"。
[0046] 所述的FSL总线114是一种单向通道总线接口，用于处理器核101对显示控制器 115的快速访问。
[0047] 所述的显示控制器115是由VHDL语言编写的用户自定义IP核，用于将处理器核 101对显示模块7的操作命令进行解码，从而得到显示模块7的操作时序。
[0048] 所述的SPI_S接口 116是标准的SPI接口，用于处理器核101对外部存储器9的 数据读写。
[0049] 针对上述系统的软件开发主要包含引导加载程序和应用程序，软件实现过程如 下：系统上电后，FPGA芯片1读取FLASH芯片3中的配置数据，实现片上系统的构建，被同 时读取到FPGA芯片1内的还有引导加载程序，片上系统构建完成后，引导加载程序开始运 行，首先通过SPI_F接口 104读取FLASH芯片3内的应用程序代码，将应用程序的"数据段" 和"堆栈段"复制到BRAM_1存储器113中，将应用程序的"代码段"复制到SDRAM芯片2中， 同时通过识别存储在FLASH芯片3中同步字标签获取应用程序的中断子程序存储在SDRAM 芯片2中的地址量，并修改中断跳转指令，最后修改程序计数器将命令指针指向SDRAM芯片 2的起始地址，执行应用程序，通过姿态解算算法得到姿态参数。
[0050] 针对姿态解算算法使用互补滤波器实现，实现方法如下：
[0051] 将采样得到的角速率利用欧拉角法算出姿态角：
【权利要求】
1. 一种基于FPGA的小型便携式多传感器姿态检测系统，其特征在于：其包括：FPGA芯 片（1)、两片SDRAM芯片⑵、FLASH芯片（3)、陀螺/加速度传感器（4)、磁传感器（5)、电平 转换芯片（6)、显示模块（7)、通信接口（8)、外部存储器（9)和电源模块（10);其中：FPGA芯 片（1)为本系统的控制运算中心，其分别与两片SDRAM芯片（2)、FLASH芯片（3)、陀螺/加 速度传感器（4)、电平转换芯片（6)、显示模块（7)、通信接口（8)、外部存储器（9)相连接， 电平转换芯片（6)与磁传感器（5)相连接，通信接口（8)与上位机相连接，电源模块（10) 为供电电源，其与本系统中的各用电部件相连接。
2. 根据权利要求1所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的电源模块（10)由锂电池和电平转换芯片组成；所述的通信接口（8)为与外部设 备进行数据交换的通信接口，采用MAX3222通信接口芯片；所述的显示模块（7)为液晶显示 器，采用液晶屏IXD2004 ;外部存储器（9)由SD卡组成。
3. 根据权利要求1所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的陀螺/加速度传感器（4)为MEMS传感器，采用ADIS16385,磁传感器（5)采用 HMR3300,所述的电平转换芯片（6)采用74LVC4245 ;所述的SDRAM芯片（2)采用CY7C1021、 FLASH芯片（3)采用W25Q80 ;所述的FPGA芯片（1)为现场可编程门阵列器件，采用Xilinx 公司的XC6SLX9芯片。
4. 根据权利要求1所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的FPGA芯片（1)的内部片上系统包括：处理器核（101)、SPI_A接口（102)、SPI_F 接口（104)、SPI_S 接口（116)、UART_H 接口（103)、UART_U 接口（105)、AXI_P 总线（106)、 AXI_E总线（107)、存储器控制器（108)、LMB总线（109)、BRAM_0控制器（110)、BRAM_1控制 器（112)、BRAM_0 存储器（111)、BRAM_1 存储器（113)、FSL 总线（114)、显示控制器（115); 其中：处理器核（101)通过 AXI_P 总线（106)与 SPI_A 接口（102)、UART_H 接口（103)、 SPI_F 接口（104)、UART_U 接口（105)和 SPI_S 接口（116)相连接，SPI_A 接口（102)与陀 螺/加速度传感器（4)相连接；UART_H接口（103)通过电平转换芯片（6)与磁传感器（5) 相连接；SPI_F接口（104)与FLASH芯片（3)相连接；UART_U接口（105)通过通信接口（8) 与上位机相连接；SPI_S接口（116)与外部存储器（9)相连接。
5. 根据权利要求4所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的处理器核（101)还通过AXI_E总线（107)与存储器控制器（108)相连接，存储器 控制器（108)通过32位总线与两片SDRAM芯片⑵连接； 所述的处理器核（101)还通过LMB总线（109)分别与BRAM_0控制器（110)和BRAM_1 控制器（112)相连接，BRAMJ)控制器（110)与BRAMJ)存储器（111)连接，BRAM_1控制器 (112)与BRAM_1存储器（113)相连接； 处理器核（101)还通过FSL总线（114)与显示控制器（115)相连接，显示控制器（115) 与显示模块（7)连接。
6. 根据权利要求4所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的SPI_A接口（102)是标准的SPI接口，所述的UART_H接口（103)是标准的RS232 接口，所述的SPI_F接口（104)是标准的SPI接口，所述的UART_U接口（105)是标准RS232 接口，所述的SPI_S接口（116)是标准的SPI接口。
7. 根据权利要求4所述的基于FPGA的小型便携式多传感器姿态检测系统，其特征在 于：所述的BRAM_0存储器（111)是FPGA芯片（1)的内部RAM，所述的BRAM_1存储器（113) 是FPGA芯片（1)的内部RAM。
【文档编号】G01C21/16GK104061931SQ201410216864
【公开日】2014年9月24日 申请日期:2014年5月21日 优先权日:2014年5月21日
【发明者】马龙, 张锐, 苏志刚 申请人:中国民航大学