波形下降点检测电路的制作方法

本发明涉及一种波形下降点检测电路，尤其涉及一种利用二比较器检测出电压波形的波形下降点与总振荡时间的波形下降点检测电路。

背景技术：

请参阅图1，图1显示现有技术的隔离型负载电路的电路示意图，如图1所示，现有的驱动电路PA1是应用于隔离型负载电路PA2，而隔离型负载电路PA2包含一具有一第一侧线圈PA211与第二侧线圈PA212和辅助线圈PA213的隔离型变压器PA21、一开关PA22以及至少一操作元件PA23(图中绘示三个，一般为发光二极管)，开关PA22是电性连接于隔离型变压器PA21的第一侧线圈PA211，操作元件PA23电性连接于隔离型变压器PA21的第二侧线圈PA212，另外，隔离型负载电路PA2的耦接方式为现有技术，因此不再赘述。

其中，请进一步参阅图2，图2显示本发明现有技术的电压振荡波形的波形示意图，如图所示，当开关PA22关闭时，存在隔离型变压器PA21的第一侧线圈PA211上的能量将通过法拉利右手定则等比例(理想线圈状态下)传送到隔离型变压器PA21的第二侧线圈PA212和隔离型变压器PA21的辅助线圈PA213上，而对于操作元件PA23而言，稳定的平均电流Ia是为必要条件，隔离型变压器PA21的辅助线圈PA213和隔离型变压器PA21的第二侧线圈PA212为同向，所以每当开关PA22关闭时，两线圈得到的能量和匝数成比例关系，藉由电阻元件PA24和电阻元件PA25分压，得到驱动电路PA1的ZCD端电压(其他实施例中可能是FB端电压，即反馈端电压)，藉由驱动电路PA1的ZCD电压将可以得知隔离型变压器PA21的第二侧线圈PA212上能量的多少，得以判断开关PA22每次开启和关闭的时间达到平均电流的操作，此为现有技术，不再赘述。但当开关PA22关闭时，会受到第一侧线圈PA211与开关PA22本身杂讯(噪声)的影响，使得驱动电路PA1的ZCD端受到干扰而产生电压振荡波形100，进而造成平均电流Ia的不稳定，因此，现有业者均以稳定平均电流Ia 的方向进行改善。

技术实现要素：

有鉴于受限于现有电路设计的架构，普遍具有在开关关闭时使驱动电路PA1的ZCD端产生电压振荡波形而造成平均电流不稳定的问题。缘此，本发明的目的在于提供一种波形下降点检测电路，主要是检测出电压振荡波形准确的波形下降点和总振荡时间，进而可利用此波形下降点与总振荡时间来控制平均电流，以解决上述的问题。

基于上述目的，本发明所采用的主要技术手段是提供一种波形下降点检测电路，应用于一隔离型负载电路，隔离型负载电路包含一具有一第一侧线圈与一第二侧线圈和一辅助线圈的隔离型变压器、一开关以及至少一操作元件，开关电性连接于隔离型变压器的第一侧线圈，操作元件电性连接于隔离型变压器的第二侧线圈，辅助线圈与第一侧线圈位于同一侧，波形下降点检测电路用以检测出在开关关闭时，于辅助线圈的一电压振荡波形的一波形下降点与一总振荡时间，藉以利用波形下降点与总振荡时间修正开关关闭开启的信号，使流通于操作元件达到稳定输出一平均输出电流，波形下降点检测电路至少包含一滤波器、一第一比较器、一第二比较器、一时间记录器以及一下降点检测模块。滤波器电性连接于辅助线圈，用以接收并滤波电压振荡波形，藉以产生并传送出一滤波后电压。第一比较器具有一第一比较输入端、一第二比较输入端以及一第一比较输出端，第一比较输入端经一第一开关电性连接于滤波器，用以接收至少一第一参考电压，第一参考电压滤波后电压与一第一设定电压之差，第一设定电压为正数第二比较输入端电性连接于辅助线圈，用以接收电压振荡波形，第一比较输出端在电压振荡波形达第一参考电压时，传送出一第一信号。第二比较器具有一第三比较输入端、一第四比较输入端以及一第二比较输出端，第三比较输入端经一第二开关电性连接于滤波器，用以接收至少一第二参考电压，第二参考电压滤波后电压与一第二设定电压之差，并大于第一参考电压，第二设定电压为正数，第四比较输入端电性连接于辅助线圈，用以接收电压振荡波形，第二比较输出端在电压振荡波形达第二参考电压时，传送出一第二信号。时间记录器电性连接于第一比较器的第一比较输出端、第二比较器的第二比较输出端、第一开关与第二开关，用以记录出一总振荡时间。下降点检 测模块电性连接于第一比较器、第二比较器与时间记录器，用以接收第一信号与第二信号中的至少一者，藉以控制时间记录器。

其中，在第一开关导通时，时间记录器计算一第一振荡时间，且下降点检测模块在接收到第一信号时触发时间记录器重新计算，下降点检测模块在内未接收到第一信号时触发时间记录器记录第一振荡时间，并再触发导通第二开关，藉以计算一第二振荡时间，且下降点检测模块接收到第二信号时触发时间记录器重新计算第二振荡时间，下降点检测模块在第二振荡时间内未接收到第二信号时触发时间记录器记录第二振荡时间，且下降点检测模块在第二振荡时间内未接收到第二信号，并接收到第一信号时，检测出波形下降点并触发时间记录器加总第一振荡时间与第二振荡时间而记录出总振荡时间。

其中，上述波形下降点检测电路的附属技术手段的较佳实施例中，时间记录器包含一时间器(timer)与一计数器(counter)，时间器电性连接于第一比较器的第一比较输出端、第二比较器的第二比较输出端，用以在下降点检测模块于第一振荡时间内未接收到第一时间时传送出一触发信号，计数器电性连接于时间器、第一开关与第二开关，用以在接收到触发信号时，触发导通第二开关。此外，操作元件为一发光二极管，第一信号与第二信号为数字的高位准信号，且波形下降点检测电路更包含一时间屏蔽器，时间屏蔽器电性连接于滤波器与辅助线圈之间，用以使电压振荡波形经一段延迟时间屏蔽后传送至滤波器。另外，滤波器包含一电阻与一电容，电阻电性连接于辅助线圈，电容的一端电性连接于电阻，另一端接地，而时间记录器设有一时间振荡阈值，下降点检测模块在时间振荡阈值内未接收到第一信号时，时间记录器所计算的第一振荡时间与时间振荡阈值相等，且下降点检测模块在时间振荡阈值内未接收到第二信号时，时间记录器所计算的第二振荡时间与时间振荡阈值相等。

其中，上述波形下降点检测电路的附属技术手段的较佳实施例中，下降点检测模块包含一第一检测开关、一第二检测开关、一第三检测开关、一第四检测开关以及一处理单元，第一检测开关电性连接于第一比较器与时间记录器，第二检测开关电性连接于第一比较器与时间记录器，第三检测开关电性连接于第二比较器与时间记录器，第四检测开关电性连接于第二比较器与与时间记录器，处理单元电性连接于第一检测开关与第三检测开关。其中，在第一振荡时间时，第一检测开关与第四检测开关受时间记录器触发导通，第二检测开关与 第三检测开关受时间记录器触发关闭；在第二振荡时间时，第二检测开关与第三检测开关受时间记录器触发导通，第一检测开关与第四检测开关受时间记录器触发关闭。

其中，上述波形下降点检测电路的附属技术手段的较佳实施例中，第一比较器的第一比较输入端更经由一第三开关电性连接于滤波器，第二比较器的第三比较输入端更经由一第四开关电性连接于滤波器，波形下降点检测电路更包含一第三比较器与一第四比较器，第三比较器具有一第五比较输入端、一第六比较输入端以及一第三比较输出端，第五比较输入端经一第五开关电性连接于滤波器，并经一第七开关电性连接于滤波器，第五比较输入端用以接收至少一第三参考电压，第三参考电压为滤波后电压与第一设定电压之和，第六比较输入端电性连接于辅助线圈，用以接收电压振荡波形，第三比较输出端在电压振荡波形达第三参考电压时，传送出一第三信号。第四比较器具有一第七比较输入端、一第八比较输入端以及一第四比较输出端，第七比较输入端经一第七开关电性连接于滤波器，并经一第八开关电性连接于滤波器，第七比较输入端用以接收至少一第四参考电压，第四参考电压为滤波后电压与第二设定电压之和，并小于第三参考电压，第八比较输入端电性连接于辅助线圈，用以接收电压振荡波形，第四比较输出端在电压振荡波形达第四参考电压时，传送出一第四信号。其中，下降点检测模块电性连接于第一比较器、第二比较器、第三比较器、第四比较器与时间记录器，下降点检测模块在第一开关、第二开关、第五开关、第六开关、第一检测开关以及第四检测开关导通时，接收到第二信号与第四信号中的一者时，触发时间记录器重新计算第二振荡时间，并在第二振荡时间内未接收到第二信号与第四信号中的一者时，触发记录第二振荡时间，并在接收到第一信号与第三信号中的一者时，处理单元记录出波形下降点。其中，下降点检测模块在第三开关、第四开关、第七开关、第八开关、第二检测开关以及第三检测开关导通时，接收到第一信号与第三信号中的一者时，触发时间记录器重新计算第一振荡时间，并在第一振荡时间内未接收到第一信号与第三信号中的一者时，触发时间记录器重新计算第一振荡时间，并在接收到第二信号与第四信号中的一者时，处理单元记录出波形下降点。

其中，上述波形下降点检测电路的附属技术手段的较佳实施例中，第三信号与第四信号为数字的高位准信号，且下降点检测模块更包含一第一或非门 (NOR)与一第二或非门，第一或非门电性连接于第一比较器、第三比较器、第一检测开关以及第二检测开关，用以或非第一信号与第三信号，第二或非门电性连接于第二比较器、第四比较器、第三检测开关以及第四检测开关，用以或非第二信号与第四信号。

藉由本发明所采用的波形下降点检测电路的主要技术手段后，由于可找出准确的波形下降点并且运算出总振荡时间，因此可利用真正下降时间撷取当时电压或总振荡时间来运算出补偿电流，进而提供操作元件一稳定平均电流，因而有效解决现有技术的问题。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1显示现有技术的隔离型负载电路的电路示意图；

图2显示本发明现有技术的电压振荡波形的波形示意图；

图3显示本发明第一较佳实施例的隔离型负载电路的电路示意图；

图4与图4A显示本发明第一较佳实施例的波形下降点检测电路的电路示意图；

图5显示本发明第一较佳实施例的电压振荡波形的波形示意图；

图5A显示本发明第一较佳实施例的第一信号与第二信号的波形示意图；

图6与图6A显示本发明第二较佳实施例的波形下降点检测电路的电路示意图；

图7显示本发明其他实施例的参考稳定电压受电压振荡波形影响的波形示意图；

图8与图8A显示本发明其他实施例的隔离型负载电路的电路示意图；以及

图9显示本发明其他实施例的改善后参考稳定电压受电压振荡波形影响的波形示意图。

其中，附图标记

PA1 驱动电路

PA2 隔离型负载电路

PA21 隔离型变压器

PA211 第一侧线圈

PA212 第二侧线圈

PA213 辅助线圈

PA22 开关

PA23 操作元件

PA24、PA25 电阻元件

1 波形下降点检测电路

11、11a 滤波器

111 电阻

112 电容

12 第一比较器

121 第一比较输入端

122 第二比较输入端

123 第一比较输出端

12a 第三比较器

121a 第五比较输入端

122a 第六比较输入端

123a 第三比较输出端

13 第二比较器

131 第三比较输入端

132 第四比较输入端

133 第二比较输出端

13a 第四比较器

131a 第七比较输入端

132a 第八比较输入端

133a 第四比较输出端

14 时间记录器

141 时间器

142 计数器

15 下降点检测模块

151 非门

152 第一检测开关

153 第二检测开关

154 第三检测开关

155 第四检测开关

156 处理单元

157 第一或非门

158 第二或非门

16a 时间屏蔽器

2 隔离型负载电路

21 隔离型变压器

211 第一侧线圈

212 第二侧线圈

213 辅助线圈

22 开关

23 操作元件

24、25 电阻

100、300、400、600、800 波形

200、500、700 电压振荡波形

dn 波形下降点

S1 第一信号

S2 第二信号

S3 第三信号

S4 第四信号

S5 触发信号

Sa 第一开关

Sc 第二开关

Sb 第三开关

Sd 第四开关

Se 第五开关

Sg 第六开关

Sf 第七开关

Sh 第八开关

VZCDF 滤波后电压

V1 第一设定电压

V2 第二设定电压

V3 第三设定电压

V4 第四设定电压

t1、t2 时间

T1、T1a 第一振荡时间

T2、T2a 第二振荡时间

T3 第三振荡时间

T4 第四振荡时间

Tz 延迟时间

Tta、Ttb、Ttc 总振荡时间

A、B、C、D 区间

Z1、Z2、Z3 标记点

Ia、 平均电流

Ib 平均输出电流

具体实施方式

由于本发明所提供的波形下降点检测电路中，其组合实施方式不胜枚举，故在此不再一一赘述，仅列举二较佳实施例加以具体说明。

请一并参阅图3至图5A，图3显示本发明第一较佳实施例的隔离型负载电路的电路示意图，图4与图4A显示本发明第一较佳实施例的波形下降点检测电路的电路示意图，图5显示本发明第一较佳实施例的电压振荡波形的波形示意图，图5A显示本发明第一较佳实施例的第一信号与第二信号的波形示意图。

如图所示，本发明较佳实施例的波形下降点检测电路1应用于一隔离型负 载电路2，隔离型负载电路2包含一具有一第一侧线圈211、一第二侧线圈212与一辅助线圈213的隔离型变压器21、一开关22、至少一操作元件23、一电阻24以及一电阻25，开关22电性连接于隔离型变压器21的第一侧线圈211，操作元件23电性连接于隔离型变压器21的第二侧线圈212，而辅助线圈213与第一侧线圈211位于同一侧，且操作元件23为发光二极管，电阻24电性连接于电阻25以及隔离型变压器21的辅助线圈213，另外，隔离型负载电路2还包含有电感、电容、全桥式整流器、二极管等电路元件(图中皆未标示)，其耦接方式为现有技术，因此不再赘述。波形下降点检测电路1用以检测出在开关22关闭时，于辅助线圈213的一电压振荡波形200的一总振荡时间(本发明较佳实施例定义为Tt)，藉以利用总振荡时间Tt控制开关22，以达到平均输出流通于操作元件23的一平均输出电流Ib。

波形下降点检测电路1包含一滤波器11、一第一比较器12、一第二比较器13、一第三比较器12a、一第四比较器13a以及一时间记录器14(其他实施例中，波形下降点检测电路1可包含初级侧调节(Primary Side Regulation,PSR)电路)。滤波器11为一RC滤波器，但在其他实施例中不限于此，滤波器11包含一电阻111与一电容112，电阻111电性连接于辅助线圈213(图未绘示)，具体来说电性连接于电阻24、25(电阻24、25分别电性连接于辅助线圈213，并为辅助线圈213的分压电阻)，电容112的一端电性连接于电阻111(图未绘示)，另一端接地。具体来说，在开关22关闭时，辅助线圈213上的电压会产生电压振荡波形200，而滤波器11会接收并滤波电压振荡波形200，进而传送出一滤波后电压VZCDF(如第五图所示)，此滤波后电压VZCDF具有固定的电压。

第一比较器12具有一第一比较输入端121、一第二比较输入端122以及一第一比较输出端123，第一比较输入端121经一第一开关Sa电性连接于滤波器11，并经一第三开关Sb电性连接于滤波器11的电容112，也就是说，第一比较输入端121接收两个输入，而在此需要一提的是，第一比较输入端121接收至少一第一参考电压Va、Vb，如图4所示，第一开关Sa端的第一参考电压Va为滤波后电压VZCDF与一第一设定电压V1的差(即VZCDF-V1)；而第三开关Sb端的第一参考电压Vb则为滤波后电压VZCDF与一第三设定电压V3之差(即VZCDF-V3)，且上述第一设定电压V1与第三设定电压V3 为正数，且第三设定电压V3小于第一设定电压V1。第一比较器12的第二比较输入端122则电性连接于辅助线圈213所电性连接的电阻24、25。

第二比较器13具有一第三比较输入端131、一第四比较输入端132以及一第二比较输出端133，第三比较输入端131经一第二开关Sc电性连接于滤波器11的电容112，并经一第四开关Sd电性连接于滤波器11，也就是说，第三比较输入端131接收两个输入，而在此需要一提的是，第三比较输入端131接收至少一第二参考电压Vc、Vd，如图4所示，第二开关Sc端的第二参考电压Vc为滤波后电压VZCDF与一第二设定电压V2的差(即VZCDF-V2)；而第四开关Sd端的第二参考电压Vd则为滤波后电压VZCDF与一第四设定电压V4之差(即VZCDF-V4)，且上述第二设定电压V2与第四设定电压V4为正数，第四设定电压V4小于第二设定电压V2，具体来说，第四设定电压V4小于第三设定电压V3小于第二设定电压V2小于第一设定电压V1(即V4<V3<V2<V1)。第二比较器13的第四比较输入端132则电性连接于辅助线圈213所电性连接的电阻24、25。

第三比较器12a具有一第五比较输入端121a、一第六比较输入端122a以及一第三比较输出端123a，第五比较输入端121a经一第五开关Se电性连接于滤波器11的电容112，并经一第七开关Sf电性连接于滤波器11，也就是说，第五比较输入端121a接收两个输入，而在此需要一提的是，第五比较输入端121a接收至少一第三参考电压Ve、Vf，如图4所示，第五开关Se端的第三参考电压Ve为滤波后电压VZCDF与第一设定电压V1的和；而第七开关Sf端的第三参考电压Vf则为滤波后电压VZCDF与一第三设定电压V3之和，且上述第一设定电压V1与第三设定电压V3为正数。第三比较器12a的第六比较输入端122a则电性连接于辅助线圈213所电性连接的电阻24、25。

第四比较器13a具有一第七比较输入端131a、一第八比较输入端132a以及一第四比较输出端133a，第七比较输入端131a经一第六开关Sg电性连接于滤波器11的电容112，并经一第八开关Sh电性连接于滤波器11，也就是说，第七比较输入端131a接收两个输入，而在此需要一提的是，第七比较输入端131a接收至少一第四参考电压Vg、Vh，如第四图所示，第六开关Sg端的第四参考电压Vg为滤波后电压VZCDF与一第二设定电压V2的和；而第八开关Sh端的第四参考电压Vh则为滤波后电压VZCDF与一第四设定电压V4之 和，且上述第二设定电压V2与第四设定电压V4为正数。第四比较器13a的第八比较输入端132a则电性连接于辅助线圈213所电性连接的电阻24、25。

时间记录器14电性连接于第一比较器12的第一比较输出端123、第二比较器13的第二比较输出端133、第三比较器12a的第三比较输出端123a、第四比较器13a的第四比较输出端133a、第一开关Sa、第二开关Sc、第三开关Sb、第四开关Sd、第五开关Se、第六开关Sg、第七开关Sf以及第八开关Sh，具体来说，时间记录器14包含一时间器(timer)141以及一计数器(counter)142，时间器141电性连接于第一比较器12的第一比较输出端123、第二比较器13的第二比较输出端133、第三比较器12a的第三比较输出端123a、第四比较器13a的第四比较输出端133a，此外，时间器141可包含有比较器，且比较器设有一第一振荡时间T1、一第二振荡时间T2、一第三振荡时间T3与一第四振荡时间T4，且上述的振荡时间可为相等或不相等，在相等的实施例中例如为1us。计数器142电性连接于时间器141、第一开关Sa、第二开关Sc、第三开关Sb、第四开关Sd、第五开关Se、第六开关Sg、第七开关Sf以及第八开关Sh。

下降点检测模块15电性连接于第一比较器12、第二比较器13、第三比较器12a、第四比较器13a与时间记录器14，具体来说，下降点检测模块15包含一非门151、一第一检测开关152、一第二检测开关153、一第三检测开关154、一第四检测开关155、一处理单元156、一第一或非门(NOR)157以及一第二或非门158。第一或非门157电性连接于第一比较输出端123以及第三比较输出端123a，第二或非门158电性连接于第二比较输出端133以及第四比较输出端133a。第一检测开关152与第二检测开关153电性连接于第一或非门157以及时间记录器14的计数器142，第三检测开关154与第四检测开关155电性连接于第二或非门158以及时间记录器14的计数器142。非门151电性连接于第一检测开关152、第三检测开关154以及处理单元156。第二检测开关153与第四检测开关155电性连接于时间记录器14的时间器141。其中，处理单元156例如可为具有处理功能的芯片或电路，其是视实务状况而定。

第二比较输入端122用以接收电压振荡波形200(图中并以VZCD表示)，第一比较输出端123在电压振荡波形200达第一参考电压Va、Vb时，传送出一第一信号S1，第四比较输入端132用以接收电压振荡波形200，并在电压振 荡波形200达第二参考电压Vc、Vd时，传送出一第二信号S2，第六比较输入端122a用以接收电压振荡波形200，第三比较输出端123a在电压振荡波形200达第三参考电压Ve、Vf时，传送出一第三信号S3，第八比较输入端132a用以接收电压振荡波形200，第四比较输出端133a在电压振荡波形200达第四参考电压Vg、Vh时，传送出一第四信号S4。其中，本发明较佳实施例中仅以传送出第一信号S1与第二信号S2为例，而第三信号S3与第四信号S4与第一信号S1与第二信号S2相同，因此不再赘述。

时间记录器14是供记录出总振荡时间Tt，下降点检测模块15用以接收第一信号S1与第二信号S2中的至少一者，藉以控制时间记录器14，具体来说，请参阅图5，在开关22关闭时会使辅助线圈213的分压电阻24、25产生电压振荡波形200，而在本发明较佳实施例中，是将电压振荡波形200分为区间A、B、C、D，初始于区间A且第一开关Sa导通时，时间记录器14是计算一第一振荡时间T1，且下降点检测模块15在接收到第一信号S1时，是触发时间记录器14重新计算第一振荡时间T1，举例来说，本发明较佳实施例是在时间t1时，电压振荡波形200达到第一参考电压Va而有标记点Z1，进而触发第一比较器12的第一比较输出端123传送出第一信号S1(如图5A所示的波形300，第一信号S1为「1」的数字的高位准信号)，使得时间记录器14重新计算，因此时间记录器14是于时间t1再重新计算时间(如图4与图4A所示，第一信号S1为1，经第一或非门157或非后为0，进而使时间器141在受到触发(对时间器141来说0为触发信号)的情况下会重置而重新计算)，并在第一振荡时间T1内下降点检测模块15未接收到第一信号S1时，时间器141在第一振荡时间T1结束后将其记录下来，并使时间器141将一触发信号S5传送至计数器142，使得计数器142触发导通第二开关Sc，藉以计算一第二振荡时间T2而进入区间B。

在区间B中，是维持导通第一开关Sa，再导通第二开关Sc，而同样地，下降点检测模块15是触发时间记录器14计算上述的第二振荡时间T2，而在时间t2时，电压振荡波形200达到第二参考电压Vc而有标记点Z2，进而触发第二比较器13的第二比较输出端133传送出第二信号S2(如图5A所示的波形400，第二信号S2为「1」的数字信号)，使得下降点检测模块15触发时间记录器14重新计算，因此时间记录器14是于时间t2再重新计算时间， 并在第二振荡时间T2内未接收到第二信号S2时记录第二振荡时间T2，并再触发导通第三开关Sb(记录与触发方法同第一振荡时间T1，不再赘述)，藉以计算一第三振荡时间T3而进入区间C这时第一开关Sa关闭，第二开关Sc持续导通。

同理，记录完第三振荡时间T3后(本发明较佳实施例中并未触发第三比较器12a或第四比较器13a传送出信号)是再触发导通第四开关Sd而进入区间D，而在此需要一提的是，当进入区间D后，由于电压振荡波形200再经过第四振荡时间T4后是往下掉而触碰到第一参考电压Va、Vb、第二参考电压Vc、Vd，也就是说，下降点检测模块15在第四振荡时间T4内未接收到第二信号S2而接收到第一信号S1时，处理单元156检测出波形下降点dn，此时，下降点检测模块15触发时间记录器14得知电压振荡波形200停止振荡，使得时间记录器14除了计算第四振荡时间T4外，还会加总第一振荡时间T1、第二振荡时间T2、第三振荡时间T3以及第四振荡时间T4，以及的前触发时间器14而重新计算的时间t1和t2而得记录出总振荡时间Tt(其他较佳实施例中，第一振荡时间T1、第二振荡时间T2、第三振荡时间T3以及第四振荡时间T4可相等)。

另外，其他实施例中，时间记录器14的计数器142设有一时间振荡阈值，此时间振荡阈值即为门槛值，其是用以计算区间内的最小振荡时间，举例来说，在区间A中，下降点检测模块15在时间振荡阈值内未接收到第一信号S1时，即触发导通第二开关Sc而进入区间B，时间记录器14所计算的第一振荡时间T1是与时间振荡阈值相等，也就是说，假设时间振荡阈值设定为2秒，那么第一振荡时间T1即为2秒；同样地，在区间B中，下降点检测模块15在时间振荡阈值内未接收到第二信号S2时，再触发导通第三开关Sb而进入区间C，且时间记录器14所计算的第二振荡时间T2是与时间振荡阈值相等，亦即同样为2秒。

当然，若在区间A中，下降点检测模块15在时间振荡阈值内接收到第一信号S1时，将触发时间记录器再计算一次时间振荡阈值，直到在时间振荡阈值内没有接受到第一信号S1为止，假设这次计算第二次时间振荡阈值内没有收到第一信号S1，其所记录出的振荡时间为时间记录器14开始到触发第一信号S1时间后再加上时间振荡阈值，也就是说，假设振荡1秒后下降点检测模 块15就收到第一信号S1，那么时间记录器14继续再计算一次时间振荡阈值，假设这次第二次时间振荡阈值内没有收到第一信号S1，还将上述的1秒加上为2秒的时间振荡阈值，因此计算出的第一振荡时间为3秒，区间B至区间D都是相同，不再赘述，但其他实施例中不限于此。

也就是说，时间记录器14计算上述的时间振荡阈值，下降点检测模块15在时间振荡阈值内未接收到第一信号S1时，将会开始计算第二振荡时间，如果在时间振荡阈值内收到第一信号S1，则会再重新计算一次时间振荡阈值，直到在计算时间振荡阈值内没有收到第一信号S1。

换句话说，当下降点检测模块15在时间振荡阈值内接收到第一信号S1时，触发时间记录器14重新计算时间振荡阈值，且第一振荡时间为时间振荡阈值加上后来继续计算的时间；而下降点检测模块15在时间振荡阈值内未接收到第一信号S1时，触发时间记录器14将时间振荡阈值记录为第一振荡时间，并再触发导通第二开关，藉以计算一第二振荡时间。同样地，下降点检测模块15在时间振荡阈值内接收到第二信号S2时触发时间记录器14重新计算时间振荡阈值，并且将时间振荡阈值加上后来继续计算的时间为第二振荡时间，而下降点检测模块15在时间振荡阈值内未接收到第二信号S2时触发时间记录器14将时间振荡阈值记录为第二振荡时间，且下降点检测模块15在第二振荡时间内未接收到第二信号S2，并接收到第一信号S1时，检测出波形下降点并触发时间记录器14加总上述的第一振荡时间与第二振荡时间而记录出总振荡时间。

在此需要补充说明的是，于第二振荡时间T2(也可为第四振荡时间T4，若为第四振荡时间T4，以下第二振荡时间T2皆替换为第四振荡时间T4)中，第一开关Sa、第二开关Sc、第五开关Se、第六开关Sg、第一检测开关152以及第四检测开关155导通，下降点检测模块15在接收到第二信号S2与第四信号S4中的一者时，触发时间记录器14重新计算第二振荡时间T2，并在第二振荡时间T2内未接收到第二信号S2与第四信号S4中的一者时(第二或非门158会或非第二信号S2与第四信号S4，且第二信号S2与第四信号S4为「1」的数字的高位准信号)，触发记录第二振荡时间T2，并在接收到第一信号S1与第三信号S3中的一者时，处理单元156记录出波形下降点dn。

另外，在第一振荡时间T1中(也可为第三振荡时间T3，若为第三振荡时 间T3，以下第一振荡时间T1皆替换为第三振荡时间T3)，第三开关Sb、第四开关Sd、第七开关Sf、第八开关Sh、第二检测开关153以及第三检测开关154导通，下降点检测模块15在接收到第一信号S1与第三信号S3中的一者时(第一或非门157会或非第一信号S1与第三信号S3，且第一信号S1与第三信号S3为「1」的数字的高位准信号)，触发时间记录器14重新计算第一振荡时间T1，并在第一振荡时间T1内未接收到第一信号S1与第三信号S3中的一者时，触发时间记录器14重新计算第一振荡时间T1，并在接收到第二信号S2与第四信号S4中的一者时，处理单元156记录出波形下降点dn。

其中，虽然本发明较佳实施例细分出四个区间，但在其他实施例中可只细分为两个区间的状况，因此假若在只有两个区间的状况下，第一比较器12的第一比较输入端121与第二比较器13的第三比较输入端131只有接收一个输入，分别为第一参考电压Va的输入与第二参考电压Vc的输入，且时间记录器14在接收到第二信号S2时重新计算第二振荡时间T2，并在接收到第二信号S2后再次接收到第一信号S1时(亦即电压振荡波形200此时已经结束振荡而下降)，加总第一振荡时间T1与第二振荡时间T2而记录出总振荡时间Tt。

而时间记录器14可将此总振荡时间Tt传送至波形下降点检测电路1的COMP端的处理模块(图未示，可由电路元件所组成)，且处理模块利用CS端的电压、上述总振荡时间Tt与控制开关22导通与关闭的PWM周期进行运算，例如(Vcs*Tt)/PWM周期而得出控制电流，进而利用此控制电流来稳定平均输出电流Ib，但其他实施例中并不限于此。

另外，本发明较佳实施例中是采用四个比较器，也就是说，以图5观之，第一比较器12与第二比较器13是比较电压振荡波形200中以滤波后电压VZCDF为中心的下半部分的波形，第三比较器12a与第四比较器13a则为上半部分的波形，而在其他实施例中，可仅采用两个比较器，例如可仅只有第一比较器12与第二比较器13，亦即只采用单边检测，差异仅在于采用单边检测的方式的准确度较双边检测差。

举例来说，请参阅图6与图6A，图6与图6A显示本发明第二较佳实施例的波形下降点检测电路的电路示意图，如图所示，与第一较佳实施例不同的地方在于采用单边检测的部分移除图4与图4A中的第三比较器12a、第四比较器13a、第一或非门157与第二或非门158，并将非门151改为电性连接于 第二检测开关153、第四检测开关155以及时间记录器14的时间器141，而处理单元156则直接电性连接于第一检测开关152与第三检测开关154。

其中，在此第二较佳实施例实际操作中，例如在第一振荡时间时，第一检测开关152与第四检测开关155受时间记录器14的计数器142触发导通，第二检测开关153与第三检测开关154受时间记录器14的计数器142触发关闭；在第二振荡时间时，第二检测开关153与第三检测开关154受时间记录器14的计数器142触发导通，第一检测开关152与第四检测开关155受时间记录器14的计数器142触发关闭，其余实际操作检测波形下降点与计算总振荡时间的技术均与第一较佳实施例相同，不再赘述。

请参阅图7，图7显示本发明其他实施例的参考稳定电压受电压振荡波形影响的波形示意图。如图7所示，若电压振荡波形500在初始有大振荡时会影响到滤波后的参考稳定电压，使得参考稳定电压也会跟着振荡而产生如图6所示的波形600，若采用本发明较佳实施例的波形下降点检测电路1来计算振荡时间会有误判的状况发生，具体来说，时间记录器14记录完第一振荡时间T1a后，会在记录第二振荡时间T2a时发生误判的情形，也就是说，在标记点Z3的部分误判为电压振荡波形500已经结束振荡并且开始下降(因电压振荡波形500的下部分已超越前一设定电压)，此时记录出的总振荡时间Tta会为第一振荡时间T1a与第二振荡时间T2a的和，但事实上正确的总振荡时间为Ttb，因此在其他实施例中仍需要改善此状况。

请参阅图8至图9，图8与图8A显示本发明其他实施例的隔离型负载电路的电路示意图，图9显示本发明其他实施例的改善后参考稳定电压受电压振荡波形影响的波形示意图。如图所示，与较佳实施例不同的地方在于加入一时间屏蔽器16a，时间屏蔽器16a电性连接于滤波器11a与辅助线圈(图未示)的分压电阻(图未示)之间，用以使电压振荡波形700经一延迟时间Tz传送至滤波器11a，其余均与较佳实施例相同，而由于电压振荡波形700经延迟时间Tz的屏蔽后才传送至滤波器11a，因此实际上参考稳定电压VZCDF受到的振荡幅度较小(如图9所示的波形800)，也就是说，在此实施例中是延迟判断以增加准确率。

综合以上所述，在采用本发明所提供的波形下降点检测电路后，由于可运算出总振荡时间，因此可利用总振荡时间来运算出补偿电流而传送至现有技术 的驱动电路的COMP端，进而可稳定平均电流，因而有效解决现有技术的问题。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。