模拟量采集装置的制作方法

本发明涉及数字信号处理技术，尤其涉及一种模拟量采集装置。

背景技术：

在电气测控系统中，需要采集各种模拟量信号，例如各种传感器采集得到的模拟电压信号、模拟电流信号等，并需要将采集后的模拟量信号进行相应的处理，例如进行采样和滤波的处理。

现有技术中，对于采集的模拟量信号，通过滤波的调整和处理后，数字信号处理(Digital Signal Processing，简称：DSP)控制模拟量采集装置通过DSP控制模数转换器(Analog-to-Digital Converter，简称：ADC)对处理后的模拟量信号进行采集处理，将模拟量信号转化为数字量信号。

采用现有技术，在DSP控制ADC对模拟量信号进行采集处理，将模拟量信号转化为数字量信号之前，需要滤波器对采集信号进行滤波和调整，造成采集装置外围的电路较为繁琐。

技术实现要素：

本发明提供一种模拟量采集装置，减少了采集装置外围的电路规模。

本发明提供一种模拟量采集装置，包括：现场可编程逻辑门阵列(Field－Programmable Gate Array，简称：FPGA)芯片，所述FPGA芯片与模数转换器ADC连接，所述FPGA芯片用于控制所述ADC采集模拟量信号并输出数字量信号；

所述FPGA芯片还用于对所述数字量信号进行滤波处理。

在本发明一实施例中，还包括：

两级抗混叠滤波器，所述两级抗混叠滤波器与第一运算放大器连接，所述第一运算放大器与所述ADC连接，所述两级抗混叠滤波器用于对所述模拟量信号进行采样滤波处理。

在本发明一实施例中，所述两级抗混叠滤波器包括：第一初级滤波器、第二初级滤波器、第一次级滤波器和第二次级滤波器；

所述模拟量信号的第一输入端连接所述第一初级滤波器的输入端，所述第一初级滤波器的输出端连接所述第一次级滤波器的输入端和所述第一运算放大器的反相输入端，所述第一次级滤波器的输出端连接所述第一运算放大器的输出端；

所述模拟量信号的第二输入端连接所述第二初级滤波器的输入端，所述第二初级滤波器的输出端连接所述第二次级滤波器的输入端和所述第一运算放大器的同相输入端，所述第二次级滤波器的输出端接地。

在本发明一实施例中，所述第一初级滤波器包括：第一电阻、第二电阻、第三电阻和第一电容，其中，所述模拟量信号的第一输入端连接所述第一电阻的一端，所述第一电阻的另一端连接所述第二电阻的一端并通过所述第一电容接地，所述第二电阻的另一端连接所述第三电阻，所述第三电阻的另一端连接所述第一次级滤波器的输入端和所述第一运算放大器的反相输入端；

所述第一次级滤波器包括：第四电阻和第二电容，其中，所述第一初级滤波器的输出端连接所述第四电阻的一端和所述第二电容的一端，所述第四电阻的另一端和所述第二电容的另一端连接所述第一运算放大器的输出端；

所述第二初级滤波器包括：第五电阻、第六电阻、第七电阻和第三电容，其中，所述模拟量信号的第二输入端连接所述第五电阻的一端，所述第五电阻的另一端连接所述第六电阻的一端并通过所述第三电容接地，所述第六电阻的另一端连接所述第七电阻，所述第七电阻的另一端连接所述第二次级滤波器的输入端和所述第一运算放大器的同相输入端；

所述第二次级滤波器包括：第八电阻和第四电容，其中所述第二初级滤波器的输出端连接所述第八电阻的一端和所述第四电容的一端，所述第八电阻的另一端和所述第四电容的另一端接地。

在本发明上述实施例中，还包括：

数字隔离电路，所述数字隔离电路的一端与所述ADC连接，所述数字隔离电路的另一端与所述FPGA芯片连接，所述数字隔离电路用于所述模拟量信号和所述数字量信号的电气隔离。

在本发明一实施例中，所述数字隔离电路为磁隔离芯片。

在本发明一实施例中，还包括：

快速硬件保护电路，所述快速硬件保护电路的一端与所述第一运算放大器的一端连接，所述快速硬件保护电路的另一端与所述FPGA芯片连接。

在本发明一实施例中，还包括：电磁兼容性EMC滤波器和采样电阻；

所述采样电阻的一端连接所述EMC滤波器，所述采样电阻的另一端连接所述两级抗混叠滤波器。

在本发明一实施例中，所述FPGA芯片包括：数字滤波器，所述数字滤波器包括串联的四阶积分电路和四阶微分电路。

本发明提供一种模拟量采集装置，包括：FPGA芯片，其中FPGA芯片与ADC连接，FPGA芯片用于控制ADC采集模拟量信号并输出数字量信号，FPGA芯片还用于对数字量信号进行滤波处理。本发明提供的一种模拟量采集装置，通过FPGA芯片控制ADC对模拟量信号进行采集，并通过FPGA芯片对ADC输出的数字量信号进行滤波处理，从而减少了模拟量采集装置外围电路的规模。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明模拟量采集装置实施例一的结构示意图；

图2为本发明模拟量采集装置实施例二的结构示意图；

图3为本发明两级抗混叠滤波器实施例的电路结构示意图；

图4为本发明模拟量采集装置实施例三的结构示意图；

图5为本发明数字隔离电路实施例的电路结构示意图；

图6为本发明模拟量采集装置实施例四的结构示意图；

图7为本发明快速硬件保护电路实施例的电路结构示意图；

图8为本发明模拟量采集装置实施例五的结构示意图；

图9为本发明模拟量采集装置部分电路实施例的电路结构示意图；

图10为本发明数字滤波器实施例的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本发明模拟量采集装置实施例一的结构示意图。如图1所示，本实施例提供的模拟量采集装置包括：FPGA芯片1，FPGA芯片1与ADC2连接。FPGA芯片1用于控制ADC2采集模拟量信号并输出数字量信号，FPGA芯片1还用于对数字量信号进行滤波处理。

具体地，FPGA芯片1通过控制ADC2的时序，实现控制ADC2将输入ADC2的模拟量信号转换为数字量信号输出，并将数字量信号送入FPGA芯片1进行数字滤波处理和软件的保护处理，将最终得到处理后的数字量信号存入相应的寄存器中，用于DSP处理器进行实时的处理。由于通过FPGA芯片1对ADC2实现控制，并对采样后的数据进行数字滤波器处理，从而能够根据模拟量采集装置应用的不同心痛的要求进行设计灵活地实现数字滤波，解放了DSP资源的同时，增加了系统的可扩展能力，减少了模拟量采集装置外围电路的规模，同时能够消除常规阻容偏差对于滤波器的影响。

本实施例提供一种模拟量采集装置，包括：FPGA芯片，其中FPGA芯片与ADC连接，FPGA芯片用于控制ADC采集模拟量信号并输出数字量信号，FPGA芯片还用于对数字量信号进行滤波处理。本实施例提供的一种模拟量采集装置，通过FPGA芯片控制ADC对模拟量信号进行采集，并通过FPGA芯片对ADC输出的数字量信号进行滤波处理，从而减少了模拟量采集装置外围电路的规模。

进一步地，图2为本发明模拟量采集装置实施例二的结构示意图。如图2所示，在本发明上述实施例的基础上，本实施例模拟量采集装置还包括：两级抗混叠滤波器3，其中，两级抗混叠滤波器3与第一运算放大器4连接，第一运算放大器4与ADC2连接。两级抗混叠滤波器3用于对模拟量信号进行采样滤波处理。

具体地，ADC2在将模拟量信号转换为数字量信号时，根据奈奎斯特采样定理，采样频率应该至少为待采样的模拟量信号最高频率的2倍，否则可能会出现模拟量信号中的高频成分混叠到低频段，出现虚假频率成分的现象。因此，使用两级抗混叠滤波器3在ADC2的前端，根据香农采样定理的要求进行设计，并通过精确计算两级抗混叠滤波器3和第一运算放大器4的联合增益，能够同时实现电路采样电阻的偏差补偿设计。

可选地，图3为本发明两级抗混叠滤波器实施例的电路结构示意图。如图3所示，本发明两级抗混叠滤波器3的一种可能的实现方式为：两级抗混叠滤波器包括：第一初级滤波器31、第一次级滤波器32、第二初级滤波器33和第二次级滤波器34。模拟量信号的第一输入端连接第一初级滤波器31的输入端，第一初级滤波器31的输出端连接第一次级滤波器32的输入端和第一运算放大器4的反相输入端，第一次级滤波器32的输出端连接第一运算放大器4的输出端。模拟量信号的第二输入端连接第二初级滤波器33的输入端，第二初级滤波器33的输出端连接第二次级滤波器34的输入端和第一运算放大器4的同相输入端，第二次级滤波器34的输出端接地。

其中，可选地，第一输入端为待处理的模拟量信号，第二输入端为接地信号，以保证第一运算放大器的增益对称。

具体地，第一初级滤波器31包括：第一电阻301、第二电阻302、第三电阻303和第一电容304，其中，模拟量信号的第一输入端连接第一电阻301的一端，第一电阻301的另一端连接第二电阻302的一端并通过第一电容304接地，第二电阻302的另一端连接第三电阻303，第三电阻303的另一端连接第一次级滤波器32的输入端和第一运算放大器4的反相输入端。

第一次级滤波器32包括：第四电阻305和第二电容306，其中，第一初级滤波器31的输出端连接第四电阻305的一端和第二电容306的一端，第四电阻305的另一端和第二电容306的另一端连接第一运算放大器4的输出端。

第二初级滤波器33包括：第五电阻307、第六电阻308、第七电阻309和第三电容310，其中，模拟量信号的第二输入端连接第五电阻307的一端，第五电阻307的另一端连接第六电阻308的一端并通过第三电容310接地，第六电阻308的另一端连接第七电阻309，第七电阻309的另一端连接第二次级滤波器34的输入端和第一运算放大器4的同相输入端。

第二次级滤波器包括：第八电阻311和第四电容312，其中第二初级滤波器33的输出端连接第八电阻311的一端和第四电容312的一端，第八电阻311的另一端和第四电容312的另一端接地。

进一步地，图4为本发明模拟量采集装置实施例三的结构示意图。如图4所示，在上述各实施例的基础上，本实施例模拟量采集装置还包括：数字隔离电路5，其中，数字隔离电路5的一端与ADC2连接，另一端与FPGA芯片1连接，数字隔离电路5用于模拟量信号和数字量信号的电气隔离。

其中，数字隔离电路5可以实现经过ADC2采样后的数字量信号进行电气隔离，同时又屏蔽了线性光耦带来的延迟、误差和较高的成本，有效地通过电路架构的调整降低了成本，并进一步提高了采样的精度。

具体地，数字隔离电路5为磁隔离芯片，此时，如图5所示，图5为本发明数字隔离电路实施例的电路结构示意图。其中，ADC2包括六个管脚，VDD连接偏置电压REF，VIN接收输入的模拟量信号，GND接地，SDATA输出数字量信号，SCLK接收FPGA芯片1经过数字隔离电路5发送的时序控制信号，CS为ADC2的开关。ADC2通过SCLK、SDATA和CS通过数字隔离电路5与FPGA芯片1连接。并由FPGA芯片1通过数字隔离电路5向CS发送开关控制信号，开关控制信号用于控制ADC2的开启和关闭；向SCLK通过数字隔离电路5发送时序控制信号，时序用于控制ADC2的采集。ADC2将采集得到的数字量信号通过数字隔离电路5发送至FPGA芯片1。数字隔离电路5可以实现经过ADC采样后的数字量信号进行电气隔离，同时又屏蔽了线性光耦带来的延迟、误差和较高的成本，有效地通过电路架构的调整降低了成本，并进一步提高了采样的精度。

图6为本发明模拟量采集装置实施例四的结构示意图。如图6所示，本实施例提供的模拟量采集装置还包括：快速硬件保护电路6，其中，快速硬件保护电路6的一端与第一运算放大器4的一端连接，快速硬件保护电路6的另一端与FPGA芯片1连接。快速硬件保护电路6用于防止输入ADC2的模拟量信号的电压超过ADC2的采集范围。当快速硬件保护电路6检测到输入的模拟量信号的电压异常时，通知FPGA芯片1控制ADC停止采样，实现对ADC2的保护。

具体地，图7为本发明快速硬件保护电路实施例的电路结构示意图。如图7所示，参考电压REF连接第九电阻701的一端，第九电阻701的另一端连接第十电阻703的一端和第二运算放大器702的同相输入端，第十电阻703的另一端连接第十一电阻704的一端、第十二电阻705的一端和偏置电压V_BIAS，第十一电阻704的另一端和第十二电阻705的另一端连接第三运算放大器709的同相输入端，第二运算放大器702的反相输入端连接第十三电阻706的一端和第十四电阻707的一端，第十四电阻707的另一端接地，第十三电阻706的另一端连接第二运算放大器702的输出端、第十五电阻708的一端和第二比较器712的一个输入端，第十五电阻708的另一端连接第三运算放大器709的反相输入端和第十六电阻710的一端，第三运算放大器709的输出端连接第十六电阻710的另一端、第一比较器711的的一个输入端、第五电容714的一端，A_IN为快速硬件保护电路的输入端，用于接收模拟量信号，第五电容714的另一端连接第一比较器711的另一个输入端、快速硬件保护电路的输入端A_IN、第六电容715的一端和第二比较器712的另一端，第一比较器711的输出端和第二比较器712的输出端连接非门713的输入端，非门713的输出端为快速硬件保护电路的输出信号，非门713的输出端连接FPGA芯片1，用于向FPGA芯片1发送保护信号。

图8为本发明模拟量采集装置实施例五的结构示意图。如图8所示，本实施例提供的模拟量采集装置还包括：电磁兼容性(Electromagnetic Compatibility，简称：EMC)滤波器7、采样电阻8和偏置调整电路9，其中，采样电阻8的一端连接EMC滤波器7，采样电阻8的另一端连接两级抗混叠滤波器3。具体地，EMC滤波器7用于滤除信号传输中的线耦合干扰，采样电阻8用于将电流信号转化为电压信号。偏置调整电路9用于调整输入运算放大器4的电压信号。

可选地，模拟量采集装置的前端连接霍尔传感器，将霍尔传感器输出的模拟量信号送入模拟量采集装置进行处理。

图9为本发明模拟量采集装置部分电路实施例的电路结构示意图。如图9所示，EMC滤波器7包括第七电容901和第八电容902，其中，模拟量信号的第一输入端连接第七电容901的一端，模拟量信号的第二输入端连接第八电容902的一端，第七电容901的另一端和第八电容902的另一端接地。采样电阻8包括第十七电阻903、第十八电阻904和第十九电阻905，其中EMC滤波器7的第一输出端连接第十七电阻903的一端、第十八电阻904的一端和第十九电阻905的一端，EMC滤波器7的第二输出端连接第十七电阻903的另一端、第十八电阻904的另一端和第十九电阻905的另一端。可选地，第十七电阻的一端通过第二十电阻908接地。

可选地，第一运算放大器4包括偏置电路，偏置电路包括第二十一电阻906和第二十二电阻907，偏置电压通过第二十一电阻906连接第一运算放大器4的正相输入端，第二十二电阻907的一端连接第一运算放大器4的正相输入端，第二十二电阻907的另一端接地。

图10为本发明数字滤波器实施例的电路结构示意图。如图10所示，本实施例提供的FPGA芯片1包括数字滤波器，其中数字滤波器包括串联的四阶积分电路和四阶微分电路。具体地，Ain为数字滤波器的输入端，Aout为数字滤波器的输出端，四阶积分电路包括积分器L1、积分器L2、积分器L3和积分器L4，L1、L2、L3和L4串联，四阶微分电路包括微分器D1、微分器D2、微分器D3和微分器D4，D1、D2、D3和D4串联，四阶积分电路和四阶微分电路串联。从而通过FPGA芯片1中的数字滤波器实现对模拟量信号的处理。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。