压电感应器读取电路的制作方法

本案有关于一种读取电路，且特别是有关于一种压电感应器读取电路。

背景技术：

现有主动像素感测(Active Pixel Sensor,APS)电路用以感测光源，并依据光源的强度以将光源转换为光电电压。主动像素感测电路于照光后会产生电压变化，随后，由读取电路取得光电电压，其实际电压值为光电电压值与临界电压值(threshold voltage,Vth)之差。

业界会将主动像素感测电路集成配置，并阵列化成为一阵列光感测面板。然而，由于主动像素感测电路内的相关元件的临界电压值会因应使用的状况而产生变异，抑或基于制程差异而导致各个主动像素感测电路内相关元件的临界电压值不同，如此，将导致光的检测资讯产生误差。

由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

技术实现要素：

发明内容旨在提供本发明内容的简化摘要，以使阅读者对本发明内容具备基本的理解。此发明内容并非本发明内容的完整概述，且其用意并非在指出本案实施例的重要/关键元件或界定本案的范围。

本案内容的一技术态样关于一种压电感应器读取电路，其包含输入单元及减法单元。输入单元包含第一晶体管与第二晶体管。第一晶体管与第二晶体管均包含第一端、第二端与控制端。第一晶体管的控制端用以接收第一定电压，并且第一晶体管的第二端用以输出第一输出电压。第二晶体管的控制端用以接收压电电压，并且第二晶体管的第二端用以输出第二输出电压。减法单元电性连接输入单元，用以根据第一与第二输出电压进行减法运算以产生读取电压。

本案内容的另一技术态样关于一种压电感应器读取电路，其包含输入单元、缓冲单元及减法单元。输入单元包含第一晶体管与第二晶体管。缓冲单元包含第一比较器及第二比较器。第一晶体管与第二晶体管均包含第一端、第二端与控制端。第一晶体管的第一端用以接收第一定电压，第一晶体管的控制端用以接收压电电压，第一晶体管的第二端用以接收第一电流。第二晶体管的第一端用以接收第一定电压。第二晶体管的控制端用以接收第二定电压，第二晶体管的第二端用以接收第二电流。第一比较器电性耦接于第一晶体管的第二端，并用以根据第一电流与第三定电压以输出第一输出电压。第二比较器电性耦接于第二晶体管的第二端，并用以根据第二电流与第三定电压以输出第二输出电压。减法单元用以根据第一输出电压与第二输出电压进行减法运算以产生读取电压。

因此，根据本案的技术内容，本案实施例提供一种压电感应器读取电路，藉以改善读取电路中因临界电压值差异所导致的各种误差问题。

在参阅下文实施方式后，本案所属技术领域的技术人员当可轻易了解本案的基本精神及其他发明目的，以及本案所采用的技术手段与实施态样。

附图说明

为让本案的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

图1为依照本案一实施例绘示一种压电感应器读取电路的示意图。

图2为依照本案另一实施例绘示一种压电感应器读取电路的示意图。

图3为依照本案再一实施例绘示一种压电感应器读取电路的示意图。

图4为依照本案又一实施例绘示一种压电感应器读取电路的示意图。

根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本案相关的具体特征与元件。此外，在不同图式间，以相同或相似的元件符号来指称相似的元件/部件。

其中，附图标记：

100、100A：压电感应器读取电路

110：输入单元

120：缓冲单元

130：减法单元

300、300A：压电感应器读取电路

310：输入单元

320：缓冲单元

322、324：比较器

330：减法单元

IVin、IV1：电流

N1～N2：节点

R1：电阻

T1～T4：晶体管

V1～V3：定电压

VA～VD：输出电压

VDD：电源供应电压

Vin：压电电压

VSS：接地电压

Vout：读取电压

具体实施方式

为了使本发明内容的叙述更加详尽与完备，下文针对了本案的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本案具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。

除非本说明书另有定义，此处所用的科学与技术词汇的含义与本案所属技术领域的技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。

另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

图1为依照本案一实施例绘示一种压电感应器读取电路100的示意图。如图所示，压电感应器读取电路100包含输入单元110、缓冲单元120及减法单元130。输入单元110包含第一晶体管T1、第二晶体管T2与第三晶体管T3。输入单元110的第一晶体管T1、第二晶体管T2与第三晶体管T3均包含第一端、第二端与控制端。

第一晶体管T1的控制端用以接收第一定电压V1，并且第一晶体管T1的第二端用以输出第一输出电压VA。第二晶体管T2的控制端用以接收压电电压Vin，并且第二晶体管T2的第二端用以输出第二输出电压VB。减法单元130可透过但不限于缓冲电路120而电性连接于输入单元110，并根据第一与第二输出电压VA、VB进行减法运算以产生读取电压Vout。

由于第一晶体管T1的第二端输出的第一输出电压VA包含定电压V1与第一晶体管T1的临界电压Vth1的第一电压差(V1-Vth1)，而第二晶体管T2的第二端输出的第二输出电压VB包含压电电压Vin与第二晶体管T2的临界电压Vth2的第二电压差(Vin-Vth2)，且第一晶体管T1的临界电压Vth1与第二晶体管T2的临界电压Vth2近乎相同，因此，本案的减法单元130根据第一电压差(V1-Vth1)与第二电压差(Vin-Vth2)进行减法运算而消除临界电压，以产生不含临界电压的读取电压Vout。据此，本案的压电感应器读取电路100输出的读取电压Vout不具临界电压，使得压电感应器读取电路100不会因为临界电压的变异而导致其输出的读取电压Vout有所误差。

在本实施例中，第一晶体管T1的第一端用以接收电源供应电压VDD，第一晶体管T1的第二端与第二晶体管T2的第一端连接于第一节点N1，且第一晶体管T1的控制端用以接收第一定电压V1，并由第一节点N1输出第一输出电压VA。再者，第二晶体管T2的第二端与第三晶体管T3的第一端连接于第二节点N2，第二晶体管T2的控制端用以接收压电电压Vin，并由第二节点N2输出第二输出电压VB。此外，第三晶体管T3的控制端用以接收第二定电压V2，第三晶体管T3的第二端用以耦接于接地电压VSS。

于本实施例中，读取电路100的缓冲单元120耦接于节点N1、N2以及减法单元130之间，并用以接收并缓冲第一输出电压VA与第二输出电压VB，以提供给减法单元130。随后，减法单元130可透过但不限于缓冲单元120而电性连接于输入单元110，减法单元130用以根据第一与第二输出电压VA、VB进行减法运算以产生读取电压Vout。

图2为依照本案另一实施例绘示一种压电感应器读取电路100A的示意图。相较于图1所示的压电感应器读取电路100，在此的压电感应器读取电路100A的输入单元110A的结构有所不同，说明如后。如图2所示，输入单元110A包含第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4均包含第一端、第二端与控制端。

第三晶体管T3的第一端与第一晶体管T1的第二端耦接于第一节点N1，第一晶体管T1的控制端用以接收第一定电压V1，并由第一节点N1输出第一输出电压VA。第四晶体管T4的第一端与第二晶体管T2的第二端耦接于第二节点N2，第二晶体管T2的控制端用以接收压电电压Vin，并由第二节点N2输出第二输出电压VB。随后，减法单元130可透过但不限于缓冲单元120而电性连接于输入单元110A，减法单元130用以根据第一与第二输出电压VA、VB进行减法运算以产生读取电压Vout。

类似于图1所示的压电感应器读取电路100，图2所示的压电感应器读取电路100A亦可藉由上述电性操作以消除临界电压，据此，本案的压电感应器读取电路100A输出的读取电压Vout不具有临界电压，使得压电感应器读取电路100A不会因为临界电压的变异，而导致其输出的读取电压Vout有所误差。

在本实施例中，第一晶体管T1与第二晶体管T2的第一端分别用以接收电源供应电压VDD，而第三晶体管T3与第四晶体管T4的第二端分别用以耦接于接地电压VSS。此外，图2的读取电路100A的缓冲单元120的耦接方式与电性操作方式皆类似于图1的读取电路100的缓冲单元120，于此不作赘述。

图3系依照本案再一实施例绘示一种压电感应器读取电路300的示意图。如图所示，压电感应器读取电路300包含输入单元310、缓冲单元320及减法单元330。输入单元310包含第一晶体管T1与第二晶体管T2。缓冲单元320包含第一比较器322及第二比较器324。第一晶体管T1与第二晶体管T2均包含第一端、第二端与控制端。

第一晶体管T1的第一端用以接收定电压，例如接地电压VSS，第一晶体管T1的控制端用以接收压电电压Vin，第一晶体管T1的第二端用以接收第一电流IVin。第二晶体管T2的第一端用以接收接地电压VSS，第二晶体管T2的控制端用以接收第一定电压V1，第二晶体管的第二端用以接收第二电流IV1。第一比较器322耦接于第一晶体管T1的第二端，并用以根据第一电流IVin与第二定电压V2以输出第一输出电压VA。第二比较器324耦接于第二晶体管T2的第二端，并用以根据第二电流IV1与第二定电压V2以输出第二输出电压VB。减法单元330用以根据第一输出电压VA与第二输出电压VB进行减法运算以产生读取电压Vout。

由于第一比较器322输出的第一输出电压VA包含第二定电压V2加上第一电流IVin与第一比较器322的阻值的乘积(V2+IVin×R1)，第二比较器324输出的第二输出电压VB包含第二定电压V2加上第二电流IV1与第二比较器324的阻值的乘积(V2+IV1×R1)，因此，本案的减法单元330根据第一输出电压VA与第二输出电压VB进行减法运算后，产生不含临界电压的读取电压Vout。据此，本案的压电感应器读取电路300输出的读取电压Vout不具有临界电压，使得压电感应器读取电路300不会因为临界电压的变异，而导致其输出的读取电压Vout有所误差。

在本实施例中，缓冲单元320的第一比较器322及第二比较器324皆包含反向端、非反向端与输出端。第一比较器322的反向端耦接于第一晶体管T1的第二端。第一晶体管T1根据压电电压Vin以将第一电流IVin由其第二端传送至第一端。第一比较器322的非反向端用以接收第二定电压V2。第一比较器322用以根据第一电流IVin与第二定电压V2以由第一比较器322的输出端输出第一输出电压VA。此外，第二比较器324的反向端耦接于第二晶体管T2的第二端。第二晶体管T2根据第一定电压V1以将第二电流IV1由其第二端传送至第一端。第二比较器324的非反向端用以接收第二定电压V2。第二比较器324用以根据第二电流IV1与第二定电压V2以由第二比较器324的输出端输出第二输出电压VB。

于本实施例中，缓冲单元320更包含多个第一电阻R1。第一比较器322的第一电阻R1耦接于第一比较器322的反向端与输出端之间，使第一比较器322根据相应于第一电流IVin与第一电阻R1的第一电压(IVin×R1)与第二定电压V2以输出第一输出电压VA。举例而言，第一输出电压VA包含第一电压(IVin×R1)与第二定电压V2的第一电压和(V2+IVin×R1)。另一第一电阻R1耦接于第二比较器324的反向端与输出端之间，使第二比较器324根据相应于第二电流IV1与第一电阻R1的第二电压(IV1×R1)与第二定电压V2以输出第二输出电压VB。举例而言，第二输出电压VB包含第二电压(IV1×R1)与第二定电压V2的第二电压和(V2+IV1×R1)。减法单元330根据第一电压和(V2+IVin×R1)与第二电压和(V2+IV1×R1)进行减法运算以产生读取电压Vout。

在此实施例中，第二定电压V2的电压值大于接地电压VSS的电压值，第一定电压V1的电压值大于接地电压VSS的电压值。如此，藉由调整第二定电压V2与接地电压VSS的电压差以使第一晶体管T1与第二晶体管T2皆可操作于线性区。线性区的电流公式如下：

如上所述，藉由调整第二定电压V2与接地电压VSS的电压差以使第一晶体管T1与第二晶体管T2操作于线性区，第一输出电压VA与第二输出电压VB如下：

VA＝V2+IVin×R1；

VB＝V2+IV1×R1；

读取电压Vout如下：

Vout＝VA-VB＝(IVin-IV1)×R1；

再者，由于第一晶体管T1与第二晶体管T2的尺寸相同，因此，读取电压Vout可整理为：

由上述公式2可知，藉由上述电性操作，本案的压电感应器读取电路300输出的读取电压Vout不具有临界电压，使得压电感应器读取电路300不会因为临界电压的变异，而导致其输出的读取电压Vout有所误差。

图4为依照本案又一实施例绘示一种压电感应器读取电路300A的示意图。相较于图3所示的压电感应器读取电路300，在此的压电感应器读取电路300A的输入单元310A的结构有所不同，说明如后。如图4所示，输入单元310A包含第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4均包含第一端、第二端与控制端。

第一晶体管T1的第一端用以接收定电压，例如接地电压VSS，第一晶体管T1的控制端用以接收压电电压Vin，第一晶体管T1的第二端用以接收第一电流IVin。第三晶体管T3的第一端耦接于第一晶体管T1的第二端，第三晶体管T3的控制端用以接收第三定电压V3。此外，第二晶体管T2的第一端用以接收接地电压VSS，第二晶体管T2的控制端用以接收第一定电压V1，第二晶体管T2的第二端用以接收第二电流IV1。第四晶体管T4的第一端耦接于第二晶体管T2的第二端。第四晶体管T4的控制端用以接收第三定电压V3。

再者，第一比较器322透过第三晶体管T3以耦接于第一晶体管T1的第二端，并用以根据第一电流IVin与第二定电压V2以输出第一输出电压VA。第二比较器324耦接于第四晶体管T4的第二端，并用以根据第二电流IV1与第二定电压V2以输出第二输出电压VB。减法单元330用以根据第一输出电压VA与第二输出电压VB进行减法运算以产生读取电压Vout。

类似于图3所示的压电感应器读取电路300，图4所示的压电感应器读取电路300A亦可藉由上述电性操作，以减法单元330根据第一输出电压VA与第二输出电压VB来产生未包含临界电压的读取电压Vout。据此，本案的压电感应器读取电路300A输出的读取电压Vout不具有临界电压，使得压电感应器读取电路300A不会因为临界电压的变异，而导致其输出的读取电压Vout有所误差。在一实施例中，图4的读取电路300A的缓冲单元320的耦接方式与电性操作方式皆类似于图3的读取电路300的缓冲单元320，于此不作赘述。

由上述本案实施方式可知，应用本案具有下列优点。本案实施例提供一种压电感应器读取电路，藉以改善读取电路中因临界电压值差异所导致的各种误差问题。

虽然上文实施方式中公开了本案的具体实施例，但其并非用以限定本案，本案所属技术领域的技术人员，在不悖离本案的原理与精神的情形下，当可对其进行各种更动与修改，因此本案的保护范围当以附随权利要求保护范围所界定者为准。