技术特征：
技术总结
本发明公开了一种基于特征时常数的势垒层内陷阱分布表征方法。主要解决现有技术无法测得器件栅极下方势垒层内陷阱俘获/释放电子的总数量，且无法表征电子随脉宽间隔变化分布情况的问题。其实现方案是：在制备的待测试半导体器件上施加脉冲电压，监测电路中电流表示数；再通过数学计算得到器件势垒层内陷阱俘获/释放电子的数量；然后通过多次改变脉冲的高低电平脉宽，得到陷阱俘获/释放电子的数量随脉宽间隔变化的分布情况。本发明具有测试过程及测试设备简单，结果可靠的优点，可用于微电子器件的工艺优化和可靠性分析，及对电流崩塌机理的研究。
技术研发人员：郑雪峰;王士辉;董帅帅;吉鹏;白丹丹;王奥琛;杜鸣;马晓华;郝跃
受保护的技术使用者：西安电子科技大学
技术研发日：2017.06.07
技术公布日：2017.09.29