一种用于GPS系统L1频段接收机扩频码序列并行产生模块的制作方法

本实用新型属于卫星导航GPS接收机
技术领域：
，涉及到一种GPS接收机L1频段扩频码序列产生模块。
背景技术：
：基于扩频码序列(也称为伪随机噪声码，PRN码)优良的自相关特性，GPS(GlobalPositioningSystem全球定位系统)系统中使用扩频码对发射信号进行扩频，提高星地通信抗干扰能力；而GPS接收机则利用其捕获卫星信号，实现跟踪并确定本地复制信号的相位，从而完成卫星信号到接收机的时延测量，进而实现接收机定位，是实现GPS技术的关键。在GPS系统中，不同的卫星具有不同扩频码序列；对于不同的频段仍具有不同的扩频码。可见，在GPS接收机中，本地扩频码产生是必不可少的环节。本地扩频码的产生通常有两种方式：一种是使用逻辑电路(其核心为线性移位寄存器)实时产生，如图1所示，这种方式要求硬件资源少，但只能串行产生，且一个信号生成周期只能完成一个卫星信号产生；另外一种是存储式，将32颗卫星扩频码事先产生，按位存储在只读存储器(ROM)中，在使用时只需要从相应位置读取即可，这种方式不受串行限制，且容易实现并发处理，但需要较多的ROM存储空间，且当卫星数量增加，其要求ROM数量随之增加。在GPS系统中，L1频段是面向全球所有用户开放的，因而民用GPS接收机绝大部分使用L1频段。针对GPSL1频段，有一种并行产生扩频码的方式，其原理是保存M序列G1和G2，通过控制M序列G2(如图1)相对于G1的相位，将所有G1和G2进行异或，可实现并行产生不同卫星的扩频码。不同卫星G2序列相对于G1序列相位如表1所示。技术实现要素：针对以上扩频码产生的不足，本实用新型合了二者的优点，使用上述原理，利用较少的片上ROM资源，提供了一种GPS系统L1频段接收机扩频码并行产生模块。为达到上述目的，本实用新型的实施例采用如下技术方案：根据本实用新型提供的一个实施例，本实用新型提供了一种用于GPS系统L1频段接收机扩频码序列并行产生模块，包括ROM存储器Ⅰ和ROM存储器Ⅱ，ROM存储器Ⅰ和ROM存储器Ⅱ分别与组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ相连，组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间连接有寄存器组，寄存器组通过逻辑运算器产生卫星的码片；组合逻辑控制器Ⅰ和组合逻辑控制器Ⅱ之间设有码片长度控制器和码片相位控制器；所述组合逻辑控制器Ⅱ上连接有相位寄存器和卫星选择器。进一步，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生一个卫星的所有码片。进一步，所述寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器并行产生多个卫星的部分码片。进一步，所述ROM存储器Ⅰ与ROM存储器Ⅱ用于存储M序列，其长度分别为2个1023位。进一步，所述卫星选择器用于选择所需要产生扩频码序列的卫星号参数，卫星号输入范围为1～32。进一步，所述码片相位控制器，用于产生所述模块输出CA码相位起始值，码片产生的长度范围在1～1023之间的整数值。进一步，所述码片长度控制器，用于计算需要产生的扩频CA码结束相位，同样码片产生的长度范围在1～1023之间的整数值。本实用新型获取和控制M序列(G1和G2)的相位变化，来产生不同卫星以及具有不同相位的扩频码，通过配置，可以并行产生某颗卫星的所有1023个码片，或者可以实现并行产生多个卫星CA码，且CA码长度可选；由于只存储了2个M序列，相对于存储所有扩频CA码码片的方式，则可节约系统ROM资源。附图说明图1为使用线性移位寄存器产生扩频CA码原理简图；图2为本实用新型第一实施例原理框图；图3为本实用新型第一实施例寄存器组内容及相位示意图；图4位本实用新型第二实施例原理框图。图中：201-1、ROM存储器Ⅰ；201-2、ROM存储器Ⅱ；202、相位寄存器；203、卫星选择器；204、码片相位控制器；205、码片长度控制器；206-1、组合逻辑控制器Ⅰ；206-2、组合逻辑控制器Ⅱ；207-1、寄存器组Ⅰ；207-2、寄存器组Ⅱ；208、逻辑运算器。具体实施方式下面结合附图和具体实施方式对本实用新型进行详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。图2给出了本实用新型GPS系统L1频段扩频码产生模块并发产生一颗卫星1023个码片的方案，如图所示，该GPS接收机L1频段扩频码序列产生模块包括：ROM存储器Ⅰ201_1、ROM存储器Ⅱ201_2、卫星选择器203、相位寄存器202、码片相位控制器204、码片长度控制器205、寄存器组Ⅰ207_1、寄存器组Ⅱ207_2，组合逻辑控制器Ⅰ206_1、组合逻辑控制器Ⅱ206_2和逻辑运算器208。其中，ROM存储器Ⅰ201_1和ROM存储器Ⅱ201_2、分别与组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2相连，组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2之间连接有寄存器组，寄存器组通过逻辑运算器208产生卫星的码片；组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2之间设有码片长度控制器205和码片相位控制器204；组合逻辑控制器Ⅱ206_2上连接有相位寄存器202和卫星选择器203。其中，寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生一个卫星的所有码片。ROM存储器Ⅰ201_1、Ⅱ201_2用于存储(CA码)M序列，在其中保存G1和G2序列，ROM存储器长度分别为2个1023位。G1由图1中由线性移位寄存器101产生，其抽头系数为3和10；G2由图1中由线性移位寄存器102产生，其抽头系数为2、6、8、9和10；且线性移位寄存器101和102的初始值全为1。卫星选择器203用于选择所需要产生扩频码序列的卫星号参数，其值决定应从所述相位寄存器中取出的值；卫星号输入范围为1～32。相位寄存器202，用于保存M序列之间相对相位值，对于每颗卫星，2个M序列之间具有固定的相位延时值，通过查表实现，如表1所示。码片相位控制器204，用于产生所述模块输出CA码相位起始值，即控制所述模块输出CA码的起始位置，该控制器输出值首先确定了G1序列的起始相位，同时，和所述卫星选择器输出值共同决定了G2序列的起始相位。码片长度控制器205，用于计算需要产生的扩频CA码结束相位，用于控制所述模块要求输出的CA码长度，若M序列起始相位已确定，则该控制器输出将决定M序列的截止相位，也决定了所述模块输出CA码码片截止相位；同样码片产生的长度范围在1～1023之间的整数值，任意指定，由输入确定。寄存器组，用于临时保存指定长度的M序列。复制和保存指定长度和相位的M序列值，包括G1和G2序列，输出给逻辑运算器。组合逻辑控制器Ⅰ206_1和组合逻辑控制器Ⅱ206_2，用于控制M序列从ROM存储器Ⅰ201_1拷贝到寄存器组中。用于控制所述寄存器组中复制M序列值的长度和起始位置，其输入为所述ROM寄存器、所述卫星选择器、所述相位寄存器、所述码片相位控制器以及所述码片长度控制器的输出，这些值决定了G1和G2序列的起始和截止相位，在该控制器作用下，将G1和G2相位范围内的值赋给所述寄存器组。逻辑运算器208，用于对所述寄存器组中所保存M序列进行异或运算，其输出结果即为所述模块输出的CA码结果。本实施例的工作原理是：相位寄存器202用来保存G2序列需要延时的相位值，以1个M序列符号位为1个相位计数，202中的值表示M序列G2相对于G1延时的相位数，如表1所示。表1卫星号G2相位卫星号G2相位卫星号G2相位152637485176187139814091411025111252122541325514256152571625817469184701947120472214732247423509245122551326514275152851629859308603186132862以卫星1为例，当G2延时5个相位，和G1进行逻辑异或，则输出卫星1的扩频CA码，如图3所示。值得一提的是，当输出某颗卫星所有码片值时，M序列G1的相位不需要移动，而延时相位数是指G2相对于G1而言，图3表示卫星1的相位相对关系，G1的起始相位为1，而G2的起始相位为1019；若需要产生卫星2的CA码，那么G1的起始相位保持不变，而G2的起始相位则应再延时一个相位，变为1018。卫星选择器203用来通过输入的卫星号对相位寄存器202的值进行选择。码片相位控制器204用于确定输出CA码起始相位，其实质是控制在读取G1和G2序列时的起始位置。设某颗卫星读取相位寄存器202的值为S，所述模块输出码片相位为N(1≤N≤1023)，则读取G1序列数据时的相对起始位置偏移量为N，而读取G2的相位偏移量为：mod(N-1-S+1023,1023)+1，其中mod表示取模运算。码片长度控制器205用于确定输出CA码截止相位，其实质是控制在读取G1和G2序列时的结束位置。设码片长度为L，则G1结束相位偏移量为mod(N+L-2+1023,1023)+1，G2结束相位偏移量为mod(N+L-S-2+1023,1023)+1。组合逻辑控制器206用于控制从ROM存储器201中读取数据。通过相位寄存器202、卫星选择器203、码片相位控制器204和码片长度控制器205的计算，可以获得所需要读取ROM存储器201数据所需要获得的地址偏移量，该控制器从给定的地址偏移量处读取数据存放到寄存器组207中。寄存器组207保存读取到的G1和G2序列值，供逻辑运算器208进行逻辑运算。其中，寄存器组207_1保存G1序列，寄存器组207_2保存G2序列。寄存器数量可以根据使用需要进行配置。逻辑运算器208使用寄存器组207的数据进行逻辑异或运算，或者进行模2加运算，其运算结果即为模块输出结果。由于整个电路在FPGA中实施，上述控制器件可以通过编程实现。图2给出了卫星1的一个完整周期CA码产生示意图，其中输入卫星号为1，码片相位为1，码片长度为1023；组合逻辑控制器206_1输入G1的起始和结束相位分别为1和1023；组合逻辑控制器206_2输入G2的起始和结束相位分别为1019和1018；寄存器组207中分别保存上述G1和G2相位的序列值(如图3所示)；通过逻辑运算器208进行逻辑运算，其输出即为卫星1的1023个扩频CA码码片值。图4给出了并行产生长度为任意的多个卫星扩频CA码原理框图。其结构和图2基本一致，只是模块由单个输入变换成了多个输入。同理，相位寄存器202、卫星选择器203和码片相位控制器204确定各个卫星所对应的寄存器组Ⅰ207-1、Ⅱ207-2中G1和G2序列的起始相位，然后和码片长度控制器205共同确定各个卫星所对应的寄存器组Ⅰ207_1、Ⅱ207_2中G1和G2序列的结束相位，在组合逻辑控制器Ⅰ206_1、Ⅱ206_2的作用下，相对应寄存器进行逻辑异或运算，完成模块扩频CA码码片输出。寄存器组包括寄存器Ⅰ_1至寄存器Ⅰ_N和寄存器Ⅱ_1至寄存器Ⅱ_N，各寄存器之间通过逻辑运算器产生多个卫星的部分码片。可见本实用新型实现了一种并行产生GPS系统L1频段卫星扩频CA码产生模块，通过配置，可以并行产生某颗卫星一个周期码片或者多颗卫星任意长度码片，有利于实践中多通道的并行处理。上所述仅为本实用新型实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。当前第1页1 2 3