抗短路输出引脚电路系统的制作方法

本申请要求于2016年2月1日向美国专利商标局提交的非临时申请No.15/012,723的优先权和权益，其全部内容通过援引如同在下文全面阐述那样且出于所有适用目的纳入于此。

技术领域

本公开一般涉及在严密或引发故障环境中的集成电路(IC)的稳健性，尤其涉及使集成电路能够抵抗由于在跨集成电路的通信引脚对产生的短路状况而导致的有害影响。

背景

集成电路被用于现代生活的众多方面。例如，计算设备(诸如，因特网服务器和移动电话)由集成电路处理器供电。集成电路被进一步嵌入许多不同类型的机器中，从玩具和电视到汽车和建筑装备。虽然这些集成电路应用中的一些仅用于娱乐或以其他方式涉及低风险活动，但是其他应用涉及关键或危险情况。关键或危险情况的示例包括移动交通工具、医疗装备等。在这种关键或危险情况中，陷入故障环境的集成电路不仅会导致失望，还会导致严重的生产力损失或人身伤害，包括潜在的乘客或病人的死亡。

为了致力于防止集成电路缺陷导致机器故障，制造商在销售前检查集成电路。在制造设施中被制造之后，形成在硅基底上集成电路管芯通常以某种方式(诸如，通过被包裹在塑料中带外部引脚，该外部引脚通向集成电路管芯的内部焊盘)封装。随后对经封装的集成电路进行一系列测试，其中一些测试可以使用专用自动测试装备(ATE)执行。ATE通过一系列测试运行集成电路，以试图验证集成电路被正确制造和封装，以及响应于至少一系列预期输入，集成电路能够提供适当的输出。遗憾的是，解决潜在的集成电路问题的常规办法(诸如，制造商的测试)，不能防止集成电路展现出意外或不期望的行为。因此，常规集成电路可能无法防止，或可能导致造成不便、损失和物理伤害。

概述

在一示例方面，公开了一种集成电路。该集成电路包括抗短路引脚和相邻引脚。该集成电路还包括被耦合到抗短路引脚的抗短路焊盘和被耦合到相邻引脚的相邻焊盘。该集成电路还包括被耦合到抗短路焊盘和相邻焊盘的抗短路电路系统。该抗短路电路系统被配置为检测抗短路引脚和相邻引脚之间的短路状况并且减少短路状况对抗短路引脚的影响。

在一示例方面，公开了一种集成电路。该集成电路包括抗短路引脚和相邻引脚。该集成电路还包括被耦合到抗短路引脚的抗短路焊盘和被耦合到相邻引脚的相邻焊盘。该集成电路进一步包括抗短路装置，用于防止抗短路引脚和相邻引脚之间的短路破坏从抗短路引脚输出的信号。该抗短路装置被耦合到抗短路焊盘和相邻焊盘。

在一示例方面，公开了一种用于实现抗短路输出引脚电路系统的方法。该方法包括监视抗短路引脚的输出处的实际电压电平。该方法还包括确定实际电压电平是否偏离用于抗短路引脚的输出的预期电压电平。该方法进一步包括基于该确定来控制相邻引脚的输出。

附图简述

图1描绘了具有多个通信引脚的集成电路的示例，这多个通信引脚包括抗短路引脚和多个相邻引脚。

图2解说了包括抗短路引脚和相邻引脚的抗短路输出引脚电路系统以及抗短路电路系统的示例场景。

图3解说了面向器件的图和面向电阻器的图之间的示例对应关系，两者都包括抗短路引脚和相邻引脚。

图4描绘了涉及围绕针对不同相对驱动强度的短路状况的抗短路引脚和相邻引脚的示例电压电平的两个图表。

图5解说了包括短路检测器和输出控制器的抗短路电路系统的示例。

图6解说了在具有和不具有抗短路电路系统两种情况下发生短路时抗短路引脚和相邻引脚的电压电平的示例时序图。

图7解说了抗短路电路系统的另一示例，其包括短路检测器和输出控制器以及抗短路焊盘和相邻焊盘的输入和输出缓冲器。

图8解说了用于抗短路电路系统的短路检测器的电路系统的示例。

图9解说了用于抗短路电路系统的输出控制器的电路系统的示例。

图10是解说了用于抗短路输出引脚电路系统的示例过程的流程图。

详细描述

许多集成电路(IC)沿着包含集成电路的封装的至少一边或在其一侧上具有输入/输出(I/O)引脚的一维行或二维矩阵。由于有限的或限制的区域，引脚可能相隔足够靠近在一起，使得两个相邻引脚之间可产生短路。如果两个引脚之间产生短路，则一个引脚的预期输出可能受另一个引脚驱动的输出影响。因此，短路的引脚对中的一个或两个引脚无法驱动集成电路所预期的正确输出。

因此，其中集成电路可能发生故障的一种情况是存在短路状况。在短路的情况下，在电路的两个或更多个点之间发生非预期或不期望的电连接。该电连接可能不利地影响正在经历短路的电路的一个或两个点的预期信令(诸如，期望电压电平的驱动)。例如，电路试图生成五伏(5V)的高电平输出的点可改为仅生成两伏(2V)以下的低电平输出。错误的信令或处理是可能的结果，这可导致使用集成电路的设备发生故障。

可以多种不同方式在集成电路的两个I/O端子之间引起短路或短接。例如，封装集成电路管芯可以在管芯的两个不同I/O焊盘之间引入短路。附加地，当集成电路被安装在印刷电路板(PCB)或其他环境中时，经封装集成电路的两个不同I/O引脚之间可能会产生短路。此外，由于振动、腐蚀或其他环境影响，短路可能会随着时间的推移而产生。

对集成电路的制造商测试可能能够在制造设施处发现关于集成电路管芯或完全封装的集成电路的短路或其他问题。不幸的是，对于已经被纳入到较大机器中的集成电路，工厂测试可能是困难的。此外，在集成电路被投入现场服务之后，工厂测试无法检测到可能意外地导致产生不期望的短路的进行中的环境影响。如果集成电路被部署在用于旨在提供安全措施的机器的关键角色中(诸如，医疗和汽车领域中使用的设备和装备)，那么基于工厂测试的这些不足将是真正危险的。

用于集成电路的一个安全关键使用场景涉及汽车应用。例如，使用高级驾驶员辅助系统(ADAS)，指定集成电路的专用引脚以将集成电路中的任何故障(诸如，片上系统(SoC))报告给交通工具的电子或计算系统的其他部分。该专用引脚在此被称为“差错引脚”。差错引脚上的误报或漏报(包括由与差错引脚的相邻引脚的短路引起的那些错误信号)可能导致交通工具的灾难性故障，从而导致丧失生命。因此，通过使差错引脚抵抗与相邻引脚的短路影响，可以防止事故并且可以拯救生命。

为了解决这些可靠性和安全性问题，可以使集成电路的引脚具有稳健性来对抗故障，这些故障包括由与相邻引脚的短路引起的故障，这些短路是在集成电路作为大型机器的一部分操作中被安装或放置后产生的。在示例实现中，集成电路抵抗在集成电路被部署在现场时两个I/O引脚之间的短路状况的影响。在操作期间，短路检测器试图检测集成电路的两个引脚之间的短路状况。例如，如果在两个引脚之间检测到短路状况，则主动降低短路状况对较高优先级引脚的影响。为了检测短路状况，使用来自被耦合到抗短路引脚的抗短路焊盘的输出缓冲器的环回来监视抗短路引脚的输出的电压电平。如果基于抗短路引脚的电压电平检测到短路状况，则控制相邻引脚的电压电平，以至少减少短路状况对抗短路引脚的电压电平的影响。

更具体地，通过控制相邻引脚的电压电平，即使在存在与相邻引脚的短路的情况下，也可以在抗短路引脚上驱动对应于特定逻辑值的电压电平。例如，可以禁用相邻引脚的输出焊盘，以防止相邻引脚的电压电平实质上影响抗短路引脚的预期正确电压电平。替换地，相邻引脚的电压电平可以被驱动在与抗短路引脚预期电平相同的电平，以消除对实际产生的输出电压电平的争用。

以这些方式，可以使集成电路的引脚抵抗在抗短路引脚和相邻引脚之间发生的短路的不利影响。在安装之后并且在现场操作时，可以由集成电路执行短路检测和改善。因此，可以针对在安全关键或其他任务关键型应用中部署的集成电路检测短路并且防止所导致的故障。例如，抗短路电路系统可以与要用于ADAS应用中的集成电路的差错引脚一起实现，以确保可以将集成电路故障成功地报告给交通工具的电子或计算系统。

图1在100处一般描绘了具有多个通信引脚的集成电路106的示例，多个通信引脚包括抗短路引脚102和多个相邻引脚104。通信引脚可以实现为具有输入或输出(I/O)功能性的引脚。集成电路106可以具有至少一个抗短路(SR)引脚和一个或多个相邻(A)引脚。如所示，一个抗短路引脚102被八个相邻引脚104包围。短路108被描绘为存在于抗短路引脚102和上中心相邻引脚104之间。短路108可能由例如超量焊接材料、弯曲的导线或其他接触、腐蚀、它们的组合等引起。

由于两个引脚之间未预期的电连接，短路108可能不利地影响由抗短路引脚102或上中心相邻引脚104输出的电压电平。在本文所描述的某些实现中，检测到短路108并且改善了短路108对抗短路引脚102的不利影响。因此，即使在存在短路108的情况下，也可以产生或维持抗短路引脚102的预期电压电平输出。仅举例来说，抗短路引脚102可以实现为在ADAS环境中的差错引脚。

可以在具有不同数目的I/O引脚的各种不同情况下实现抗短路输出引脚电路系统。例如，尽管在图1中示出为引脚矩阵的一部分，但是抗短路引脚102可以是一排I/O引脚的一部分。类似地，抗短路引脚102可以沿着I/O引脚矩阵的边缘定位。附加地，抗短路输出引脚电路系统可以由包括多个抗短路引脚的集成电路实现。下面针对一个抗短路引脚102和单个相邻引脚104描述具体示例实现。然而，也可以用多个相邻引脚104来实现抗短路输出引脚电路系统。例如，检测和改善电路系统可以关于两个或三个相邻引脚104；关于四个相邻引脚104(诸如，沿着基本方向(例如，上下左右)设置的四个引脚或沿着对角线方向设置的四个引脚；关于八个相邻引脚104；或其组合来实现。

图2解说了包括抗短路引脚102和相邻引脚104的抗短路输出引脚电路系统以及抗短路电路系统206的示例场景200。该场景200包括三个阶段。在图2的顶部，示出了没有短路的第一阶段。在中间阶段，短路108正在产生或刚刚发生。在图2的底部，短路108在第三阶段得到改善。通过短路改善212，减少短路108对抗短路引脚102的不利影响。

如所示，相邻引脚104被耦合到相邻焊盘204。抗短路引脚102被耦合到抗短路焊盘202。抗短路焊盘202和相邻焊盘204被耦合到抗短路电路系统206。对于第一阶段，在抗短路引脚102和相邻引脚104之间不存在短路。因此，可以从抗短路引脚102输出准确信号208。准确信号208表示或者意味着电压处于(图1的)集成电路106所预期的电压电平或至少在(图1的)集成电路106所预期的电压电平范围内的电压。换句话说，旨在由准确信号208承载的信息(诸如逻辑值)能够由被耦合到抗短路引脚102的另一集成电路或电子组件正确地接收和解读。

对于图2中间的场景200的第二阶段，在抗短路引脚102和相邻引脚104之间解说的短路108正在产生或新近发生。短路108不利地影响抗短路引脚102输出准确信号208的能力。结果，可由抗短路引脚102瞬间输出潜在被破坏的信号210。被破坏的信号没有将电压电平控制为正确传达预期信息的可靠程度。换言之，如果不是用于抗短路电路系统206的操作，则抗短路引脚102处的信号输出将被破坏。从替换的角度来看，在检测到短路108并且短路可被改善之前，可以短暂地破坏从抗短路引脚102输出的信号。

对于在图2底部的场景200的第三阶段，抗短路电路系统206可操作用于实现短路改善212。随着短路改善212，尽管存在短路108，也使抗短路引脚102能够再次输出或继续输出准确信号208。在示例性操作中，抗短路电路系统206被配置为检测由短路108引起的在抗短路引脚102和相邻引脚104之间的短路状况，以及响应于短路108的检测，改善短路状况。如果检测到短路状况，则短路改善212可以防止相邻引脚104影响(例如，实质上影响)抗短路引脚102上的电压电平。如果即使在存在短路108的情况下可从抗短路引脚102读取预期电压电平，则相邻引脚104可被认为防止实质上影响抗短路引脚102的电压电平。抗短路电路系统206可以防止在抗短路引脚102和相邻引脚104之间的短路108破坏从抗短路引脚102输出的信号。

图3解说了包括抗短路引脚102和相邻引脚104的面向器件的图302和面向电阻器的图304之间的示例对应关系300其。对于面向器件的图302，描绘了晶体管。对于面向电阻器的图304，导通的晶体管和短路108用电阻器来建模。关断的晶体管被建模为开路并且未被描绘。

参考面向器件的图302，使用两个晶体管在输出引脚上驱动电压。在示例实现中，对于每个输出引脚，场效应晶体管(FET)对被串联地耦合在电源电压和接地之间。p型FET(PFET)被耦合到电源电压，而n型FET(NFET)被耦合到接地。PFET和NFET之间的节点驱动输出引脚上的电压。

可以通过导通上PFET并关断下NFET来驱动“1”或高电压。相反，可以通过关断上PFET并导通下NFET来驱动到“0”或低电压。在用于描述由短路108连接的引脚的相对电压电平的示例场景中，在相邻引脚104上驱动“1”，而在抗短路引脚102上驱动“0”。因此，用于相邻引脚104的PFET被导通，并且用于抗短路引脚102的NFET被导通。

根据该示例场景存在对应关系300，其中用于相邻引脚104的PFET和用于抗短路引脚102的NFET被导通。因此，面向电阻器的图304将PFET建模为电阻器RPMOS(即，导通的p沟道金属氧化物半导体(PMOS)FET的电阻(R))，将NFET建模为电阻器RNMOS(即，导通的n沟道金属氧化物半导体(NMOS)FET的电阻(R)，而将短路108建模为电阻器R短路(Rshort)。这三个电阻器在面向电阻器的图304中被串联耦合在较高电压VDD(例如，电源电压(VDD))和较低电压VSS(例如，接地电压(VSS))之间。电阻器RPMOS被耦合在用于较高电压VDD的节点和相邻引脚104之间。电阻器RShort将相邻引脚104耦合到抗短路引脚102。而电阻器RNMOS被耦合在抗短路引脚102和用于较低电压VSS的节点之间。

在存在短路108的情况下在抗短路引脚102处观察到的电压在面向电阻器的图304中被称为V观察。V观察的值或电平取决于在抗短路引脚102和相邻引脚104上预期驱动的电压以及取决于导通的晶体管的电阻值。V观察的值进一步取决于在输出引脚上驱动的信号的相对强度。下面参考图4的图表描述可以在抗短路引脚102上(例如，V观察)和相邻引脚104上观察到的值(其取决于相对信号强度)的示例。

图4在400处一般地描绘了涉及围绕针对不同相对驱动强度的短路状况的(例如，图3的)抗短路引脚102和相邻引脚104的示例电压电平的两个图表402和404。每个图表包括短路状况之前不久、在短路状况产生期间和短路状况之后不久展现的电压电平的波形。横坐标或水平轴反映以纳秒为单位的时间，从4.8到5.3纳秒。针对每个图表，纵坐标或垂直轴反映电压(V)，从0.0到1.0。上图表402表示在抗短路电路系统不可操作或尚未改善短路状况的情况下观察到的输出电压，而下图表404表示旨在由抗短路引脚102和相邻引脚104驱动的对应电压。描绘了九个波形406-422。

参考下图表404，描绘了波形418、420和422。尽管短路激活适用于两个图表，但短路激活由下图表404中的波形422表示。如所示，短路状况在5.0和5.1纳秒之间的0.1纳秒上产生。波形418指示旨在从4.8纳秒到5.3纳秒的0.5纳秒的时间跨度上以1.0伏特驱动抗短路引脚102。波形420指示旨在于0.5纳秒的时间跨度上以0.0伏特驱动相邻引脚104。

参考上图表402，对于三种不同情况成对地描绘了波形406、408、410、412、414和416。在第一种情形中，波形406和408涉及其中抗短路引脚102比相邻引脚104相对更强地驱动的情况。波形406表示抗短路引脚102的电压，而波形408表示相邻引脚104的电压。在第二种情形中，波形410和412涉及其中抗短路引脚102和相邻引脚104的驱动强度相对平衡的情况。波形410表示抗短路引脚102的电压，而波形412表示相邻引脚104的电压。在第三种情形中，波形414和416涉及其中相邻引脚104比抗短路引脚102相对更强地被驱动的情况。波形414表示抗短路引脚102的电压，而波形416表示相邻引脚104的电压。

在这三种情形中的每一种情形中，随着短路状况产生，引脚上的输出电压被拉离相应的预期电压电平。由具有相对较弱强度的信号驱动的电压进一步朝向由相对较强的强度驱动的另一电压移动。例如，因为在第一种情形中抗短路引脚102比相邻引脚104相对更强地被驱动，所以波形406的电压从旨在用于抗短路引脚102的1.0V电压电平相对略微下降，但是波形408的电压从旨在用于相邻引脚104的0.0V电压电平相对显著上升。对于波形414和416，正好相反。在三种情形中的每一种情形中，由于短路状况的发生而导致的输出电压电平朝向中心电压(例如，0.5V)移动到远离0.0V和1.0V电压的中间电压范围。在该中间电压范围内电压电平的发生可以用作检测短路状况发生的技术的一部分，其中该技术在下面参考至少图5、6和8被进一步描述。

图5在500处一般解说了包括短路检测器506和输出控制器508的抗短路电路系统206的示例。多个信号510、512、514、516、518和520被解说为在集成电路的所解说的组件之间或当中传播。可以使用一个或多个不同的电压电平(例如，低、高和中间电压电平)来实现信号中的每一者。尽管没有与表示信号的箭头分开解说，但是可以在集成电路的导线、迹线、金属条或其组合上产生电压或跨集成电路的导线、迹线、金属条或其组合存在电压。下面参考图6的时序图描述电压电平的示例。如下面参考图7所描述，每个信号可以进一步包括一个或多个其他信号。

如图5所示，用于集成电路的核心逻辑由抗短路引脚核心逻辑502和相邻引脚核心逻辑504表示。核心逻辑包括使得对应于给定引脚的功能性能够实现的电路系统(未明确示出)。因此，抗短路引脚核心逻辑502能够执行与抗短路引脚102相对应的功能性，而相邻引脚核心逻辑504能够执行与相邻引脚104相对应的功能性。

在示例实现中，抗短路引脚102负责传达关键信息，诸如指示应该部署安全气囊的信号、报告集成电路已经历内部故障的信号等等。抗短路引脚核心逻辑502处理数据以产生此信号。相邻引脚104负责较不关键的通信。示例包括指示低轮胎压力的信号、表示显示屏上的像素的信号、存储器地址的比特等等。相邻引脚核心逻辑504相应地处理该相对较不关键的传入或传出数据。

在示例实现中，抗短路电路系统206包括短路检测器506和输出控制器508。通常，短路检测器506被配置为检测抗短路引脚102和相邻引脚104之间的短路状况。而输出控制器508被配置为通过减少短路状况对抗短路引脚的输出的电压电平的影响来改善检测到的短路状况。

抗短路引脚核心逻辑502被耦合到抗短路焊盘202。抗短路焊盘202将信号510传达到抗短路引脚核心逻辑502并传达到抗短路电路系统206的短路检测器506。信号510是抗短路焊盘202的输出上的电压的环回。因此，短路检测器506可以监视抗短路引脚102上的输出信号的电压电平。此外，如果抗短路焊盘202包括输入能力，则抗短路引脚核心逻辑502可以接收来自抗短路引脚102的传入信号。对于传出信号，抗短路引脚核心逻辑502将信号512传达给抗短路焊盘202。因此，抗短路引脚核心逻辑502可以为抗短路引脚102提供输出信号(诸如，差错报告)。

短路检测器506被配置为基于信号510监视抗短路引脚102的输出的电压电平。短路检测器506还被配置为响应于抗短路引脚102的输出的电压电平，向输出控制器508提供检测警报指示符。如果短路检测器506检测到短路，则检测报警指示符被断言。短路检测器506经由信号514将检测报警指示符提供给输出控制器508。短路检测器506可以基于使用抗短路焊盘202由抗短路引脚102输出的电压电平来检测抗短路引脚102和相邻引脚104之间(图2的)短路108。

相邻引脚核心逻辑504被耦合到相邻焊盘204。相邻焊盘204将信号516传达到相邻引脚核心逻辑504。信号516将数据提供给经由相邻引脚104输入到集成电路的相邻引脚核心逻辑504。相邻引脚核心逻辑504还被耦合到输出控制器508。相邻引脚核心逻辑504将信号518传达到输出控制器508。信号518可以承载相邻引脚核心逻辑504的输出数据。输出数据通过输出控制器508被路由，使得输出控制器508可以充当用于相邻引脚104的数据输出功能性的网关。

输出控制器508使用信号520控制用于相邻引脚104的相邻焊盘204的输出。输出控制器508可以基于来自短路检测器506的信号514控制相邻引脚104的输出以至少减少相邻引脚104对由短路引脚102输出的信号的电压电平的影响。如果信号514的检测警报指示符未被断言，则输出控制器508将信号518的电压电平转发至信号520上，以使相邻引脚核心逻辑504能够经由相邻焊盘204在相邻引脚104上输出所期望的数据。

另一方面，如果信号514的检测警报指示符被断言，则输出控制器508配置信号520，使得即使存在相邻引脚104和抗短路引脚102之间的短路，相邻引脚104的输出也不会破坏抗短路引脚102处的预期信号。例如，输出控制器508可以使用信号520来禁用相邻焊盘204的输出。替换地，输出控制器508可以使用信号520使相邻焊盘204驱动相邻引脚104上的信号，该信号与抗短路引脚102的预期信号相同。输出控制器508可以通过使相邻引脚104的输出具有对应于抗短路引脚102的正确电压电平的电压值，来控制相邻引脚104的电压电平，其中正确电压电平由抗短路引脚核心逻辑502指示。输出控制器508可以控制相邻引脚104的输出以防止(图2的)短路108破坏从抗短路引脚102输出的信号。这些示例性实现，以及包括通信焊盘的缓冲器和附加通信信号的附加细节将在下面参考图7进一步描述。

图6解说了在两个引脚之间发生短路的情况下用于(图5的)抗短路引脚102和相邻引脚104的电压电平的示例时序图600。除了时钟信号602之外，还示出了多个不同组件(诸如，不同引脚)处的电压信号。时序图600包括上部、中部和下部。上部描绘了时钟信号602。中部描绘了在没有抗短路电路系统的情况下发生短路时电压电平。下部描绘了在具有抗短路电路系统的情况下发生短路时电压电平。如箭头616处所示，在时钟信号602的第五下降沿之后发生短路。

在时序图600的中部中，相邻引脚信号604在时钟信号602的第一上升沿处被驱动为低。在时钟信号602的第二上升沿处，抗短路引脚信号606被驱动为高。因此，抗短路引脚102的预期电压电平是高的。然而，在没有抗短路电路系统的情况下，在箭头616处发生的相邻引脚104和短路引脚102之间的短路不利地影响预期电压电平。抗短路引脚(具有短路)信号608反映此不利影响。如箭头618所指示，在没有试图改善短路的情况下，抗短路引脚(具有短路)信号608在短路之后呈现中间电压电平。该中间电压不能在抗短路引脚102上传达预期信号。

在时序图600的下部，示出了在存在由(图5的)抗短路电路系统206实现的短路改善212的情况下抗短路引脚102和相邻引脚104上的信号的电压电平。因为短路检测器506基于抗短路引脚102上瞬间发生的中间电压来检测短路的存在，所以响应于箭头616处的短路的发生，短路检测器输出信号610被断言(例如，变高)。输出控制器508使相邻引脚(具有短路)信号612变为高，如虚线所指示的。换言之，如箭头620所指示，相邻引脚104由输出控制器508响应于短路检测器输出信号610的断言而驱动。因为相邻引脚(具有短路)信号612的改善版本也是高电压，因此相邻引脚104的电压电平不与抗短路引脚102的电压电平冲突。因此，抗短路引脚(具有短路)信号614在发生短路之后继续保持在高电压。换言之，如箭头622处所指示，由于抗短路电路系统206的改善努力，抗短路引脚102的输出被保持在预期电压电平。

图7在700处一般地解说了抗短路电路系统206的另一示例，其包括短路检测器506和输出控制器508以及抗短路焊盘202和相邻焊盘204的输入和输出缓冲器。与图5相比，图7描绘了附加示例组件和实现。如图7所示，抗短路焊盘202包括输出缓冲器702和输入缓冲器706，而相邻焊盘204包括输出缓冲器704和输入缓冲器708。相邻引脚核心逻辑504和输出控制器508之间的信号518被示出为包括两个信号：信号518-1和信号518-2。类似地，输出控制器508和相邻焊盘204之间的信号520被示出为包括两个信号：信号520-1和信号520-2。还描绘了抗短路电路系统206的一个附加组件：相邻引脚输入控制逻辑714(AP ICL)。与该输入控制逻辑组件相关联的信号包括信号718和720。

在示例实现中，短路检测器506还将具有检测警报指示符的信号514提供给相邻引脚输入控制逻辑714，以及提供给用于处置诊断日志记录和中断的逻辑。处于诊断日志记录目的，可以记录、编目和分析检测到的短路。出于中断目的，检测到的短路可促成集成电路上的一个或多个进程的中断或者促成将中断转发到另一集成电路。

在示例实现中，输出缓冲器702的输出使能端子被断言，使得信息(诸如，故障报告或经由信号512从抗短路引脚核心逻辑502提供的其他数据)可用作经由抗短路焊盘202在抗短路引脚102上的输出。抗短路引脚核心逻辑502可以通过提供输入使能指示来使能抗短路焊盘202的输入缓冲器706(例如，通过使用信号712断言输入缓冲器706的输入使能端子)。如果被使能，输入缓冲器706能够经由信号510将经由抗短路引脚102输入到集成电路的数据提供到抗短路引脚核心逻辑502。抗短路焊盘202的输入缓冲器706还可以为了短路检测目的经由信号510提供输出缓冲器702的输出上产生的实际电压的环回，其对应于抗短路引脚102的输出。

因此，短路检测器506监视抗短路引脚102的输出上的电压以检测短路状况，该电压经由信号510作为来自抗短路焊盘202的输出的环回来获得。在示例实现中，短路检测器506基于抗短路引脚102的输出上的电压与高电压阈值和低电压阈值的比较来确定是否存在短路状况。下面参考图8进一步描述该实现。在另一示例实现中，短路检测器506基于抗短路引脚102的输出上的电压与由短路引脚核心逻辑502(诸如，经由信号512)指示的预期或正确电压电平的比较来确定是否存在短路状况。(尽管未在图7中明确示出，信号512可以被路由到短路检测器506。)如果环回电压电平偏离预期电压电平大于偏差阈值，则短路检测器506确定存在短路。该偏差阈值可以基于绝对伏特数(例如，0.05V、0.10V等)，基于预期高电压电平或低信号电平和高信号电平之间最大电压差的百分比(例如，其5％、其10％)，基于给定系统中信号变化的容差，基于以上组合等等。

相邻引脚输入控制逻辑714通过控制相邻焊盘204的输入缓冲器708的输入使能端子来控制相邻引脚104的输入。在常规操作模式中，相邻引脚核心逻辑504将信号718提供给相邻引脚输入控制逻辑714，作为输入缓冲器708的输入使能指示。在常规操作模式中，相邻引脚输入控制逻辑714经由信号720将信号718的输入使能指示传递到输入缓冲器708的输入使能端子。然而，在短路改善模式中，相邻引脚输入控制逻辑714响应于信号514的经断言的检测警报指示符而无视信号718。如果检测警报指示符被断言，则相邻引脚输入控制逻辑714经由信号720禁用输入缓冲器708以保护相邻引脚核心逻辑504。相邻引脚输入控制逻辑714可以例如使用二到一复用器来实现，该复用器具有信号718作为一个输入并具有预设解除断言信号作为另一输入，且由信号514的检测警报指示符控制。如果被使能，则相邻焊盘204的输入缓冲器708能够经由经由信号516将经由相邻引脚104输入到集成电路的数据提供到相邻引脚核心逻辑504。尽管在图7中未示出，可以附加地或替换地实现抗短路引脚输入控制逻辑。如果被实现，则抗短路引脚输入控制逻辑可以与相邻引脚输入控制逻辑714类似地操作。例如，抗短路引脚输入控制逻辑可以响应于信号514的经断言检测警报指示符而无视信号712，并经由被耦合到输入缓冲器706的输入使能端子的另一信号(未明确示出)禁用输入缓冲器706。

多个信号被发送到输出控制器508或从输出控制器508被发送。例如，短路检测器506提供在检测到短路的情况下被断言为检测警报指示符的信号514。抗短路引脚核心逻辑502将表示由抗短路引脚102输出的数据(诸如，故障指示)的信号512提供给输出控制器508。相邻引脚核心逻辑504将承载数据的信号518-1和承载输出使能指示的信号518-2提供到输出控制器508。输出控制器508经由信号520-1将数据路由到相邻焊盘204的输出缓冲器704以在相邻引脚104上呈现。输出控制器508还经由信号520-2将输出使能指示提供到输出缓冲器704的输出使能端子。

在常规操作模式中，输出控制器508经由信号520-1将经由信号518-1从相邻引脚核心逻辑504收到的数据传递到输出缓冲器704。输出控制器508还经由信号520-2将经由信号518-2从相邻引脚核心逻辑504收到的输出使能指示(被断言或被解除断言)转发到输出缓冲器704的输出使能端子。响应于来自短路检测器506的信号514的检测警报指示符的断言，进入短改善模式。在短路改善模式中，输出控制器508通过控制输出缓冲器704来控制相邻引脚104的输出以减少在集成电路经历短路的情况下相邻引脚104对抗短路引脚102的影响。

在用于短路改善模式的示例实现中，输出控制器508使用信号520-2来解除断言输出缓冲器704的输出使能端子，以防止相邻焊盘204驱动相邻引脚上的电压。在替换的实现中，输出控制器508经由信号520-1将电压电平提供给输出缓冲器704。信号520-1上的电压电平被设置为与经由信号512从抗短路引脚核心逻辑502收到的电压电平相匹配。输出控制器508还经由信号520-2断言输出缓冲器704的输出使能端子。因此，输出缓冲器704在相邻引脚104上驱动与抗短路引脚102上输出节点702驱动的电压相同的电压电平，这减少了争用。下面参考图9进一步描述这些实现。

图8在800处一般地解说了用于(图7的)抗短路电路系统206的短路检测器506的电路系统的示例。如所解说，短路检测器506包括电压传感器802、反相器804、DQ触发器806和或门808。一般地，电压传感器802、反相器804、DQ触发器806和或门808在图8中从左到右被串联地耦合。在左侧，短路检测器506被提供三个信号510、810和812，这些信号中的每个信号被馈送到电压传感器802。信号510接收自抗短路焊盘202的输入缓冲器706被接收(两者都来自图7)并承载来自抗短路引脚102的抗短路焊盘202的输出的环回816的电压。信号810提供高电压阈值818，而信号812提供低电压阈值820。

在示例操作中，电压传感器802将环回816的电压电平与高电压阈值818和低电压阈值820进行比较。如果环回816的电压电平高于高电压阈值818或低于低电压阈值820，则不生成警报。另一方面，如果环回816的电压电平低于高电压阈值818并且高于低电压阈值820，则电压传感器802生成警报826。换言之，如果环回816的电压电平是在低电压阈值820和高电压阈值818之间，则电压电平处于指示短路状况的中间电压值。电压传感器802可以基于由抗短路引脚102输出的电压电平、高电压阈值818和低电压阈值820来生成指示(图2的)短路108的警报826。电压传感器802将警报826作为信号814提供给反相器804的输入。

在该示例中，通过将反相器804的输入处的电压驱动为低来断言警报826。因此，被指定为节点824的反相器804的输出处的电压变高。节点824被耦合到DQ触发器806的时钟使能输入并耦合到或门808的上输入。DQ触发器806的“D”输入被连接到由“1”表示的高电压。“Q”输出被耦合到或门808的下输入。反相器804的输出处的电压电平的变化模拟节点824处的时钟信号的上升沿。所模拟的时钟信号的上升沿触发DQ触发器806。经触发的DQ触发器806将在“D”输入处的“1”传播到DQ触发器806的“Q”输出。节点824处由于信号814的断言作为警报826的高电压的使得或门808输出高电压以用于检测警报指示符822的断言。

DQ触发器806用于锁存指示短路检测的警报826。该指示可被存储，直到被软件或其他硬件清除。短路检测器506输出经断言的检测警报指示符822作为信号514，其被传达给输出控制器508。下面参考图9描述输出控制器508如何使用和响应经断言的检测警报指示符822的示例。

图9在900处一般地解说了用于(图7的)抗短路电路系统206的输出控制器508的电路系统的示例。如所示，输出控制器508包括两个复用器：使能复用器902和数据复用器904。两者都是二到一复用器，其基于检测警报指示符822在两个输入中选择用于转发的输出。检测警报指示符822被提供给每个复用器的控制端子作为从短路检测器506收到的信号514。如果检测警报指示符822被断言，则进入短路改善模式并且每个复用器从选择上输入切换到选择下输入。

使能复用器902具有从相邻引脚核心逻辑504接收使能指示作为信号518-2的上输入的。使能复用器902具有接收预设断言信号906的下输入。使能复用器902将使能指示908作为信号520-2输出到(图7的)相邻焊盘204的输出缓冲器704的输出使能端子。使能复用器902可以响应于检测到短路引脚102和相邻引脚104之间(图2的)短路108，从对应于相邻引脚核心逻辑504的使能信号(例如，承载使能指示的信号518-2)复用到断言信号906。

数据复用器904具有从相邻引脚核心逻辑504接收数据作为信号518-1的上输入的。数据复用器904具有从抗短路引脚核心逻辑502接收数据作为信号512的下输入。数据复用器904将数据910作为信号520-1输出到相邻焊盘204的输出缓冲器704的输入。响应于检测到抗短路引脚102和相邻引脚104之间的短路108，数据复用器904可以从用于相邻引脚104的第一数据信号(例如，承载来自相邻引脚核心逻辑504的数据的信号518-1)复用到用于抗短路引脚102的第二数据信号(例如，承载来自抗短路引脚核心逻辑502的数据的信号512)。

在常规操作模式中，来自短路检测器506的检测警报指示符822未被断言。使能复用器902转发来自相邻引脚核心逻辑504的使能指示作为信号520-2的使能指示908。数据复用器904转发来自相邻引脚核心逻辑504的数据作为信号520-1的数据910。因此，对于常规操作模式，输出控制器508将来自相邻引脚核心逻辑504的使能指示和数据转发到相邻焊盘204的输出缓冲器704。

相反，对于短路改善模式，来自短路检测器506的检测警报指示符822被断言。在一个实现中，可以从使能复用器902的下输入复用预设解除断言信号(未示出)作为信号520-2的使能指示908以禁用相邻焊盘204的输出缓冲器704，从而防止相邻引脚104与抗短路引脚102冲突。在替换的实现中，使能复用器902响应于经断言的检测警报指示符822，将预设断言信号906提供为信号520-2的使能指示908。数据复用器904还将来自抗短路引脚核心逻辑502的数据作为信号520-1的数据910。因此，对于短路改善模式的该实现，输出控制器508将来自抗短路引脚核心逻辑502的经断言使能指示和数据提供给相邻焊盘204的输出缓冲器704。因为相邻引脚104和抗短路引脚102两者输出从相同源收到的数据(该源是抗短路引脚核心逻辑502)，因此在两个引脚上输出的电压电平和对应的逻辑值是相同的，并且不会相互产生争用。

图10是解说了用于抗短路输出引脚电路系统的示例过程1000的流程图。以指定可以执行的操作的一组框1000-1006的形式描述了过程1002。然而，各操作不必被限定于图10中所示或者本文所描述的次序，因为各操作可按替换次序或以完全或部分交叠的方式来实现。由过程1000的所解说的框表示的各操作可以由集成电路(诸如上面描述的图1的集成电路106)来执行。例如，过程1000的操作可以由图5和7的抗短路电路系统206执行。

在框1002处，监视抗短路引脚的输出处的实际电压电平。例如，集成电路106的抗短路电路系统206可以监视抗短路引脚102的输出处的实际电压电平。例如，短路检测器506可以经由用于抗短路引脚102的抗短路焊盘202的输出的回路816接收电压电平，该电压电平被承载在从抗短路焊盘202的输入缓冲器706提供的信号510上。

在框1004处，确定抗短路引脚的输出的实际电压电平是否偏离用于抗短路引脚的输出的预期电压电平。例如，抗短路电路系统206可以确定经由输入缓冲器706随来自抗短路引脚102的输出的环回816获得的实际电压电平是否偏离在输出缓冲器702处用于抗短路引脚的输出的预期电压电平。短路检测器506可以例如通过将来自输入缓冲器706的信号510的电压电平与被提供给输出缓冲器702用于抗短路引脚102的来自抗短路引脚核心逻辑502的电压电平进行比较来至少部分地实现该确定。如果提供用于在抗短路引脚102上输出的电压值与在抗短路引脚102上所监视实际电压相差大于偏差阈值，则可以推断抗短路引脚102和相邻引脚104之间存在短路108。

在框1006处，基于确定来控制相邻引脚的输出。例如，抗短路电路系统206可以基于确定来控制相邻引脚104的输出。为此，如果未确定抗短路引脚102的实际电压电平偏离预期电压电平，则输出控制器508可以允许相邻引脚核心逻辑504驱动相邻焊盘204的输出缓冲器704。然而，如果确定抗短路引脚102的实际电压电平偏离预期电压电平，如由提供给输出控制器508的检测警报指示符822所指示的，则输出控制器508可以控制相邻引脚104的输出，使得相邻引脚104不会继续使抗短路引脚102的实际电压电平偏离其预期电压电平。

在示例实现中，针对框1002的监视，抗短路引脚的输出对应于被耦合到抗短路引脚的抗短路焊盘的输出缓冲器，并且该监视包括监视抗短路焊盘的输出缓冲器处的实际电压电平。例如，抗短路引脚102的输出可对应于被耦合到抗短路引脚102的抗短路焊盘202的输出缓冲器702，并且该监视可包括监视抗短路焊盘202的输出缓冲器702处的实际电压电平。对输出缓冲器702的输出的该监视可以使用将实际输出电压环回到抗短路电路系统206以用于由短路检测器506进行短路检测分析的抗短路焊盘202的输入缓冲器706来完成。

在示例实现中，框1004的确定包括将实际电压电平与高电压阈值和低电压阈值进行比较，并且如果实际电压电平在高电压阈值和低电压阈值之间，则确定实际电压电平偏离预期电压电平。例如，短路检测器506(例如，电压传感器802)可以将从抗短路焊盘202的输入缓冲器706获得的实际电压电平与高电压阈值818和低电压阈值820进行比较。如果实际电压电平在高电压阈值818和低电压阈值820之间，则短路检测器506也可以确定实际电压电平偏离从抗短路引脚核心逻辑502获得的预期电压电平。

在另一示例实现中，框1004的确定包括将实际电压电平与预期电压电平进行比较，该预期电压电平由抗短路引脚核心逻辑指示，并且如果实际电压电平偏离预期电压电平大于偏差阈值，则确定实际电压电平偏离预期电压电平。例如，短路检测器506可以将从抗短路焊盘202的输入缓冲器706获得的实际电压电平与由抗短路引脚核心逻辑502提供的预期电压电平进行比较。如果实际电压电平偏离预期电压电平大于偏差阈值(诸如，0.1V或低电压电平和高电压电平之间电压摆幅的5％)，则短路检测器506也可以确定实际电压电平偏离预期电压电平。

在示例实现中，框1006的控制包括：如果确定实际电压电平偏离预期电压电平，则禁用相邻引脚的输出。例如，输出控制器508可以通过使相邻焊盘204的输出缓冲器704的输出使能端子解除断言来禁用相邻引脚104的输出。

在另一示例实现中，框1006的控制包括：如果确定抗短路引脚的输出处的实际电压电平偏离抗短路引脚的输出的预期电压电平，则使相邻引脚的输出被驱动到预期电压电平。例如，如果由短路检测器506从输入缓冲器706获得的抗短路引脚102输出处的实际电压电平偏离抗短路引脚102的输出的预期电压电平，则输出控制器508可以使得相邻引脚104的输出被驱动为经由信号512由抗短路引脚核心逻辑502提供的电压电平。

在示例实现中，过程1000还包括在控制操作之后重复监视和确定操作。如果抗短路引脚的输出的实际电压电平继续偏离预期电压电平，则过程1000进一步包括控制第二相邻引脚的输出。换言之，如果相对于第一相邻引脚104的第一改善努力不成功，则可实现相对于第二相邻引脚104的第二改善努力。抗短路电路系统206可以继续控制不同相邻引脚104的输出，直到短路状况得到改善并且隐含地查明短路108中涉及的相邻引脚104。

除非上下文另外指示，否则本文中对单词“或”的使用可被认为是对“包括性或”或准许包括或应用通过单词“或”链接的一个或多个项的术语的使用(例如，短语“A或B”可被解释为仅准许“A”、被解释为仅准许“B”或被解释为准许“A”和“B”两者)。尽管用结构特征和/或方法动作专用的语言描述了本主题，但可以理解，所附权利要求书中定义的主题不必限于上述具体特征或动作，包括不必限于布置各特征的组织或执行操作的次序。