一种用于声纳系统测试的数字延时系统及其实现方法与流程

本发明涉及声纳系统测试技术领域，尤其是一种用于声纳系统测试的数字延时系统及其实现方法。

背景技术

声纳或鱼雷声自导向海水中发射声脉冲信号，然后接收目标反射回波，通过对回波的处理得到目标的方位、速度等参数。发射和接收方位的控制是通过发射或接收换能器基阵上信号的相位实现的，在对声纳和鱼雷声自导测试时就需要模拟目标的方位，因此需要模拟换能器基阵的各个阵元在接收不同方位目标信号时的相位差，也即各阵元信号间具有一定的相对延时。

国内外测试声纳和鱼雷声自导一般采用数字延时的方法，即从存储器或处理器输出的数据经过数字延时电路的延时处理后，产生多路信号形式相同但相位受控制的数字信号，输出的数字信号经过数模转换(d/a)后输出模拟信号，然后经过幅度等控制后最终耦合到声纳或鱼雷声自导的接收通道上，从而实现方位的模拟。

现有的数字延时电路一般是在fpga等类的电子元件中为每一个通道设计一个数字延时模块，通过数字延时模块的组合实现系统的各通道的延时，这种数字延时模块采用fpga系统自带的存储器等模块或采用vhdl语言编程定制，其一般具有信号输入、信号输出、时钟输入和延时值设置等接口。

但是，现有的数字延时电路一般只采用一个延时单元，而这种数字延时模块可设置的最大延时值决定了其对于硬件资源的需求量，例如：当延时精度要求高时，必须提高输入时钟的频率，而为了保证最大的延时量，还必须增加延时模块内的延时单元数量，从而提高了对系统硬件资源的需求。综上所述，现有的数字延时方法对硬件资源要求较高，特别是当延时精度较高，通道较多时，所需的资源则更高，带来了较高的元器件成本。

技术实现要素：

为解决上述技术问题，本发明的目的在于：提供一种器件成本低的，用于声纳系统测试的数字延时系统及其实现方法。

本发明所采取的第一技术方案是：

一种用于声纳系统测试的数字延时系统，包括：

第一延时单元，用于根据第一延时值，将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；

同步单元，用于通过高频时钟对同步单元的输入信号进行采样，并对高频时钟和采样结果进行同步处理，所述同步单元的输入信号包括第一延时单元的输出信号以及d/a时钟；

第二延时单元，用于根据第二延时值，对第二延时单元的输入信号进行延时处理，所述第二延时单元的输入信号包括同步单元的输出信号以及d/a时钟；

所述第一延时单元的输出端连接同步单元的输入端，所述同步单元的输出端连接第二延时单元的输入端。

进一步，所述第一延时单元的延时时钟为d/a时钟，所述第二延时单元的延时时钟为高频时钟。

进一步，还包括：

存储器，用于将原始信号波形数据输出至第一延时单元；

处理器，用于设置第一延时单元的第一延时值和第二延时单元的第二延时值；

所述存储器的输出端连接第一延时单元的输入端，所述处理器的输出端分别连接第一延时单元的输入端和第二延时单元的输入端。

进一步，还包括：

d/a电路，用于接收第二延时单元输出的d/a时钟以及经过延时处理的信号波形数据；

所述d/a电路的输入端连接第二延时单元的输出端。

进一步，所述第一延时单元和第二延时单元均采用双端口ram或fifo存储器来实现。

进一步，所述同步单元采用d触发器或锁存器来实现。

本发明所采取的第二技术方案是：

一种用于声纳系统测试的数字延时系统的实现方法，包括以下步骤：

根据第一延时值，通过第一延时单元将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；

同步单元通过高频时钟对d/a时钟以及转化后的信号波形数据进行采样，并对高频时钟和采样结果进行同步处理；

根据第二延时值，第二延时单元对同步处理的结果进行延时处理。

进一步，所述第一延时值n1的计算公式为：n1＝round(t×fs)，其中，t表示延时时间，fs表示第一延时单元的延时时钟，round()代表取整运算。

进一步，所述第二延时值n2的计算公式为：n2＝round[(t-round(t×fs)/fs)×fg]，其中，t表示延时时间，round()代表取整运算，fs表示第一延时单元的延时时钟，fg表示第二延时单元的延时时钟。

进一步，所述第一延时单元的延时时钟为d/a时钟，所述第二延时单元的延时时钟为高频时钟。

本发明的有益效果是：本发明首先通过第一延时单元将输入的信号波形数据转化成带有相应数量时钟延时的信号波形数据，然后通过同步单元对高频时钟和采样结果进行同步处理，最后通过第二延时单元对同步处理的结果进行延时处理，相较于现有仅通过一个延时单元进行数字延时的方法，本发明采用两个延时单元进行两级延时，在保证延时量和延时精度的同时，还降低了对硬件资源的需求量，成本较低。

附图说明

图1为本发明一种用于声纳系统测试的数字延时系统的整体结构框图；

图2为本发明一种用于声纳系统测试的数字延时系统的实现方法的步骤流程图；

图3为本发明的具体实施例中数字延时方法的信号流向示意图。

具体实施方式

下面结合说明书附图和具体实施例对本发明作进一步解释和说明。对于本发明实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

参照图1，本发明一种用于声纳系统测试的数字延时系统，包括：

第一延时单元，用于根据第一延时值，将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；

同步单元，用于通过高频时钟对同步单元的输入信号进行采样，并对高频时钟和采样结果进行同步处理，所述同步单元的输入信号包括第一延时单元的输出信号以及d/a时钟；

第二延时单元，用于根据第二延时值，对第二延时单元的输入信号进行延时处理，所述第二延时单元的输入信号包括同步单元的输出信号以及d/a时钟；

所述第一延时单元的输出端连接同步单元的输入端，所述同步单元的输出端连接第二延时单元的输入端。

进一步作为优选的实施方式，所述第一延时单元的延时时钟为d/a时钟，所述第二延时单元的延时时钟为高频时钟。

其中，延时单元必须在一定的时钟输入下才能工作，延时单元的延时量是以延时时钟的个数来衡量的，现有的延时单元的延时时钟均为高频时钟，其无法实现大尺度范围的时延；而本发明的第一延时单元的延时时钟为d/a时钟，d/a时钟的频率较低，周期较大，可以实现较大尺度的时延，第二延时单元的延时时钟为高频时钟，高频时钟的频率较高，周期较小，可以实现较小尺度的时延，并能保证最终输出信号与延时时钟的高度同步性，通过第一延时单元和第二延时单元的组合，可以同时实现大范围以及高精度的时延。

另外，第一延时单元的延时时钟还可采用存储器的读时钟，而不管是存储器的读时钟还是d/a时钟，其均能保证延时信号的完整性，不会出现传统的数字延时方法带来的毛刺等现象。

参照图1，进一步作为优选的实施方式，还包括：

存储器，用于将原始信号波形数据输出至第一延时单元；

处理器，用于设置第一延时单元的第一延时值和第二延时单元的第二延时值；

所述存储器的输出端连接第一延时单元的输入端，所述处理器的输出端分别连接第一延时单元的输入端和第二延时单元的输入端。

参照图1，进一步作为优选的实施方式，还包括：

d/a电路，用于接收第二延时单元输出的d/a时钟以及经过延时处理的信号波形数据；

所述d/a电路的输入端连接第二延时单元的输出端。

进一步作为优选的实施方式，所述第一延时单元和第二延时单元均采用双端口ram或fifo存储器来实现。

进一步作为优选的实施方式，所述同步单元采用d触发器或锁存器来实现。

其中，第一延时单元、同步单元以及第二延时单元均还可以通过硬件描述语言在fpga中进行定制。

参照图2，本发明一种用于声纳系统测试的数字延时系统的实现方法，包括以下步骤：

根据第一延时值，通过第一延时单元将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；

同步单元通过高频时钟对d/a时钟以及转化后的信号波形数据进行采样，并对高频时钟和采样结果进行同步处理；

根据第二延时值，第二延时单元对同步处理的结果进行延时处理。

进一步作为优选的实施方式，所述第一延时值n1的计算公式为：n1＝round(t×fs)，其中，t表示延时时间，fs表示第一延时单元的延时时钟，round()代表取整运算。

进一步作为优选的实施方式，所述第二延时值n2的计算公式为：n2＝round[(t-round(t×fs)/fs)×fg]，其中，t表示延时时间，round()代表取整运算，fs表示第一延时单元的延时时钟，fg表示第二延时单元的延时时钟。

进一步作为优选的实施方式，所述第一延时单元的延时时钟为d/a时钟，所述第二延时单元的延时时钟为高频时钟。

本发明一种用于声纳系统测试的数字延时方法的具体工作过程如下：

s1、处理器对第一延时单元的第一延时值和第二延时单元的第二延时值进行设置；

s2、根据第一延时值，通过第一延时单元将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；

其中，所述步骤s2中，第一延时单元的最大第一延时值(即设置的最大延时时钟数量)是由声纳系统测试所需最大延时时间ty和d/a时钟fs确定的，计算方法为n1max＝round(ty×fs)；在实际应用中，所述的第一延时值(即设置的延时时钟数量)则由声纳系统测试所需的延时时间t和第一延时单元的延时时钟fs确定，计算方法为n1＝round(t×fs)，第一延时单元输出的信号波形数据相对于存储器输出的信号波形数据的延时为n1/fs。

s3、同步单元通过高频时钟对d/a时钟以及转化后的信号波形数据进行采样，并对高频时钟和采样结果进行同步处理；

参照图3，步骤s3具体为：同步单元通过高频时钟对接收到的第一延时单元的输出信号以及d/a时钟进行采样，经过同步处理后，使得系统的信号波形数据与高频时钟同步。

s4、根据第二延时值，第二延时单元对同步处理的结果进行延时处理；

其中，所述步骤s4中，第二延时单元的延时时钟频率fg由延时精度tg决定，其计算公式为fg＝1/tg；第二延时单元的最大延时值(即设置的最大延时时钟数量)由延时时钟频率fg和d/a时钟fs确定，其计算方法为n2max＝round(fg/fs)；第二延时单元的第二延时值(即设置延时时钟数量)由声纳测试系统所需的延时时间t、第一延时值和第二延时单元的延时时钟fg确定，其计算方法为n2＝round[(t-round(t×fs)/fs)×fg]。

s5、将第二延时单元处理后的经过延时的信号波形数据输出至d/a电路的数据输入端口，将第二延时单元处理后的d/a时钟输出至d/a电路时钟端口。

本发明的数字延时系统的实现方法所需的最大延时值n(即最大延时时钟数量)约为n＝ty×fs+fg/fs；而现有的数字延时方法由于仅采用了一个基于高频时钟的延时单元，该方法所需的最大延时时钟数量nc约为nc＝ty×fg，由于fg远大于fs，因此nc远大于n。例如，假设声纳测试系统的最大延时时间ty＝100us，fs＝0.5mhz，fg＝10mhz，可以计算得到n＝70，nc＝1000，nc远大于n。由于实现延时所需的系统资源与最大延时值即最大延时时钟数量成正比，因此在延时精度和最大延时时间相同的情况下，采用本发明所述的方法相对传统方法能节省系统资源；再者，采用声纳系统进行测试时，延时通道数一般与声纳换能器基阵阵元数量一致，因此，延时通道越多的延时系统，就能够节省更多的系统资源；另外，可以根据各延时通道的延时数量关系将其中一些通道的第一延时单元输出作为其它延时通道第一延时单元的输入，从而减少这些延时通道的第一延时单元的最大延时值，进一步减少了对fpga系统资源的需求量。

以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。