随机调频抽样概率测量电子信号相位差的电路的制作方法

本实用新型涉及电子技术和广播电视领域，运用这种技术，可以设计无线电信号干涉仪，用于测量广播电视发射机等无线电发射源所在方位。

背景技术：

近年来在国内各主要城市大量出现非法黑电台，冒充国家合法媒体，主要从事假药宣传。为了有效监管广播电视及无线电环境，打击其黑电台非法活动，需要监测广播电视节目的合法性，并且测量定位非法电台。这就要使用一种可以测量无线电发射源所在方向的无线电信号干涉仪，其原理就是通过测量无线电信号的相位差来计算出信源所在的方向角。

目前测量无线电信号的相位差主要方法是测量两个信号在过零点处的时间差，再根据频率换算成为相位差。在实际电路中，因为信号叠加了噪声或者受到干扰，或电路失真导致过零点时刻并不准确。受电路计数时钟频率限制，这种方法测量高频信号的精度不高，只适用于低频信号测量。

还有采用模拟乘法器对两个信号相乘之后再滤波，测量乘积信号中直流分量与两个信号之间成余弦函数关系，或把信号加减后测量振幅。这种类方法需要用AGC电路把输入信号变成相同振幅的信号，存在线性不好，精度不足，成本较高的问题。

技术实现要素：

本实用新型为解决现有方法测量高频信号相位差精度低以及测量成本较大等问题，提供一种随机调频抽样概率测量电子信号相位差的电路。

随机调频抽样概率测量电子信号相位差的装置，包括第一信号输入端、第二信号输入端、时钟输入端、第一抽样器、第二抽样器、相差计数器、抽样计数器、输出寄存器、数值比较器、A正B反与逻辑门、计数上限数值输入端、分频计数器、随机数发生器、分频数值比较器、分频D触发器和OUT输出端；

所述第一信号输入端与第一抽样器的D端电联接，第二信号输入端与第二抽样器的D端电联接，第一抽样器的Q端与A正B反与逻辑门的正输入端电联接，第二抽样器的Q端与A正B反与逻辑门的负输入端电联接；

所述A正B反与逻辑门的输出端与相差计数器的同步使能端电联接，计数上限数值输入端与数值比较器的X总线输入端电联接，抽样计数器的输出端与数值比较器的Y总线输入端电联接，数值比较器的输出端同时与相差计数器的同步清零端、抽样计数器的同步清零端以及输出寄存器的同步使能端电联接；

相差计数器的输出端与输出寄存器的输入端电联接，输出寄存器的输出端与OUT输出端电联接；

时钟输入端与分频计数器的时钟输入端、分频D触发器的时钟输入端电联接，分频计数器的输出端与分频数值比较器的I总线输入端电联接；

所述随机数发生器的输出端作为数值低位数据输出端、VCC作为高位数据输出端并联后与分频数值比较器的J总线输入端电联接，所述分频数值比较器的输出端与分频D触发器的D输入端电联接；

所述分频D触发器的输出端与分频计数器的同步清零端、随机数发生器的时钟输入端、第一抽样器的时钟输入端、第二抽样器的时钟输入端、相差计数器的时钟输入端、抽样计数器的时钟输入端以及输出寄存器的时钟输入端电联接。

本实用新型的有益效果：本实用新型提供的测量电路可以直接测量高频信号，直接得到指定物理单位的数字化相差数值，很适合测量微小相位差，测量精度高，线性度好，抗干扰能力强。因为本实用新型即不需要AGC电路，也不需要乘法器等复杂元件，所以电路非常简单，用成本较低数字电路或者没有硬件乘法器的单片机都能取得较好的测量效果。

附图说明

图1为本实用新型所述的随机调频抽样概率测量电子信号相位差的电路逻辑图。

具体实施方式

具体实施方式、结合图1说明本实施方式，随机调频抽样概率测量电子信号相位差的电路，包括第一信号输入端IN1、第二信号输入端IN2、时钟输入端OSC、第一抽样器U1、第二抽样器U2、相差计数器U3、抽样计数器U4、输出寄存器U5、数值比较器U6、A正B反与逻辑门U7、计数上限数值输入端M1、分频计数器U8、随机数发生器U9、分频数值比较器U10、分频D触发器U11和OUT输出端；其特征是；

所述第一信号输入端IN1与第一抽样器U1的D端电联接，第二信号输入端IN2与第二抽样器U2的D端电联接，第一抽样器U1的Q端与A正B反与逻辑门U7的正输入端电联接，第二抽样器U2的Q端与A正B反与逻辑门U7的负输入端电联接；

所述A正B反与逻辑门U7的输出端与相差计数器U3的同步使能端电联接，计数上限数值输入端M1与数值比较器U6的X总线输入端电联接，抽样计数器U4的输出端与数值比较器U6的Y总线输入端电联接，数值比较器U6的输出端同时与相差计数器U3的同步清零端、抽样计数器U4的同步清零端以及输出寄存器U5的同步使能端电联接；

相差计数器U3的输出端与输出寄存器U5的输入端电联接，输出寄存器U5的输出端与OUT输出端电联接；

时钟输入端OSC与分频计数器U8的时钟输入端、分频D触发器U11的时钟输入端电联接，分频计数器U8的输出端与分频数值比较器U10的I总线输入端电联接；

所述随机数发生器U9的输出端作为数值低位数据输出端、VCC端作为高位数据输出端并联后与分频数值比较器U10的J总线输入端电联接，所述分频数值比较器U10的输出端与分频D触发器U11的D输入端电联接；

所述分频D触发器U11的输出端与分频计数器U8的同步清零端、随机数发生器U9的时钟输入端、第一抽样器U1的时钟输入端、第二抽样器U2的时钟输入端、相差计数器U3的时钟输入端、抽样计数器U4的时钟输入端以及输出寄存器U5的时钟输入端电联接。

本实施方式中，所述第一抽样器U1，第二抽样器U2都是D触发器；相差计数器U3、抽样计数器U4和分频计数器U8均为同步二进制计数器；输出寄存器U5为数据锁存器；计数上限数值输入端M1的数值M根据测量精度与物理单位需要设置的固定数值。不需要经常改变；随机数发生器U9是为设计随机频率调制范围的伪随机数发生器；VCC端与随机数发生器U9的输出端合并在一起成为一个数值，VCC端作为高位数据输出端作为数据高位，随机数发生器U9输出作为数据低位。根据测量相对精度的设计要求，确定随机数发生器U9的数据位宽n，测量精度d＝1/2ⁿ。