1.随机调频抽样概率测量电子信号相位差的电路，包括第一信号输入端(IN1)、第二信号输入端(IN2)、时钟输入端(OSC)、第一抽样器(U1)、第二抽样器(U2)、相差计数器(U3)、抽样计数器(U4)、输出寄存器(U5)、数值比较器(U6)、A正B反与逻辑门(U7)、计数上限数值输入端(M1)、分频计数器(U8)、随机数发生器(U9)、分频数值比较器(U10)、分频D触发器(U11)和OUT输出端；其特征是；
所述第一信号输入端(IN1)与第一抽样器(U1)的D端电联接，第二信号输入端(IN2)与第二抽样器(U2)的D端电联接，第一抽样器(U1)的Q端与A正B反与逻辑门(U7)的正输入端电联接，第二抽样器(U2)的Q端与A正B反与逻辑门(U7)的负输入端电联接；
所述A正B反与逻辑门(U7)的输出端与相差计数器(U3)的同步使能端电联接，计数上限数值输入端(M1)与数值比较器(U6)的X总线输入端电联接，抽样计数器(U4)的输出端与数值比较器(U6)的Y总线输入端电联接，数值比较器(U6)的输出端同时与相差计数器(U3)的同步清零端、抽样计数器(U4)的同步清零端以及输出寄存器(U5)的同步使能端电联接；
相差计数器(U3)的输出端与输出寄存器(U5)的输入端电联接，输出寄存器(U5)的输出端与OUT输出端电联接；
时钟输入端(OSC)与分频计数器(U8)的时钟输入端、分频D触发器(U11)的时钟输入端电联接，分频计数器(U8)的输出端与分频数值比较器(U10)的I总线输入端电联接；
所述随机数发生器(U9)的输出端作为数值低位数据输出端、VCC作为高位数据输出端并联后与分频数值比较器(U10)的J总线输入端电联接，所述分频数值比较器(U10)的输出端与分频D触发器(U11)的D输入端电联接；
所述分频D触发器(U11)的输出端与分频计数器(U8)的同步清零端、随机数发生器(U9)的时钟输入端、第一抽样器(U1)的时钟输入端、第二抽样器(U2)的时钟输入端、相差计数器(U3)的时钟输入端、抽样计数器(U4)的时钟输入端以及输出寄存器(U5)的时钟输入端电联接。
2.根据权利要求1所述的随机调频抽样概率测量电子信号相位差的电路，其特征在于；第一抽样器(U1)，第二抽样器(U2)都是D触发器；相差计数器(U3)、抽样计数器(U4)和分频计数器(U8)均为同步二进制计数器；输出寄存器(U5)为数据锁存器；计数上限数值输入端(M1)输入的数值M是根据测量精度与物理单位需要设置的固定数值。