测试工具的制作方法

本实用新型涉及一种测试工具，且特别涉及一种用于测试印刷电路板的测试工具。

背景技术：

工厂在生产制造印刷电路板(Printed Circuit Board，PCB)时所着重的地方在于制程质量，因此需要确保PCB上的每个集成电路(Integrated Circuit，IC)、电阻、电容以及电感等电子元件与PCB的焊接。

以主机板来说，各式连接器诸如双列直插式存储器模块(Dual In-line Memory Module，DIMM)插槽与快速外设部件互连标准(Peripheral Component Interconnect Express，PCI-E)插槽等与扩展卡(add-on card)的每个接点是否正常，也直接反映了主机板的质量。然而，对这些插槽进行测试会耗费相当多的时间。举例来说，一般服务器的主机板会搭载24个DIMM插槽与6个PCI-E插槽，一次开机的时间就长达十多分钟，而要找出有问题的插槽往往需要经过多次的重新开机。此外，倘若再考虑测试设备不稳定所造成的重测，测试一张主机板的插槽将耗费长达数小时的时间。

因此，需要提供一种测试工具来解决上述问题。

技术实现要素：

本实用新型一实施例的测试工具适于测试一印刷电路板上的一连接器，所述测试工具包括一处理器以及一测试组件；该处理器兼容于该印刷电路板的一处理器插槽，并且用以从测试主机接收一第一序列数据，以及将该第一序列数据转换为一第一平行数据；该测试组件兼容于该连接器并且耦接于该测试主机，其中当该处理器插接于该处理器插槽，并且该测试组件插接于该连接器时，该处理器还用以将该第一平行数据发送至该连接器，其中该测试组件用以从该连接器接收对应于该第一平行数据的一第二平行数据，将该第二平行数据转换为一第二序列数据，并且将该第二序列数据发送至该测试主机。

本实用新型另一实施例的测试工具适于一测试印刷电路板上的一连接器，所述测试工具包括一处理器以及一测试组件；该处理器兼容于该印刷电路板的一处理器插槽，并且用以从测试主机接收一第一序列数据，以及将该第一序列数据转换为一第一平行数据；该测试组件兼容于该连接器并且包括多个第一接点对，其中各该第一接点对在该测试组件内形成一信号回路，其中当该处理器插接于该处理器插槽，并且该测试组件插接于该连接器时，该处理器还用以将该第一平行数据通过该连接器向该些第一接点对发送，从该连接器接收对应于该第一平行数据一的第二平行数据，将该第二平行数据转换为一第二序列数据，并且将该第二序列数据发送至该测试主机。

本实用新型实施例所提出的测试工具，利用特殊设计的扩展卡形式的测试组件以及处理器，能够通过测试主机来更精准的定位出印刷电路板上的问题接点，并且提升测试速度。在本实用新型实施例中，特殊设计的测试组件与处理器能够支持现有的边界扫描功能，并且使用传统上仅能测试焊死在电路板上的接点的JTAG接口，来针对印刷电路板上的连接器的接点进行测试，无须多次的重新开机就能够更便利地定位出连接器中的问题接点。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A绘示本实用新型一实施例的测试工具的示意图。

图1B绘示本实用新型一实施例的测试组件的示意图。

图2绘示本实用新型另一实施例的测试工具的示意图。

图3绘示本实用新型一实施例的测试系统的示意图。

主要组件符号说明：

10 测试系统

11 上盖

12 下座

13 气压阀

110 处理器

120-1、120-2、120-3、120-4、120-i、120’ 测试组件

121、121’ 控制器

122 信号输入端

123 信号输出端

124 接点

125 切换开关

126 第一接点对

127 第二接点对

200 印刷电路板

210 处理器插槽

220-1、220-2、220-3、220-4、220-i、240 连接器

230 转接器

300 测试主机

I1 第一JTAG接口

I2 第二JTAG接口

P0、P1、P2、P3、P2n、P2n+1 处理器接点

SD1 第一序列数据

SD2 第二序列数据

具体实施方式

本实用新型实施例所提出的测试工具支持边界扫描(boundary scan)功能，能够搭配诸如x1149边界扫描分析仪等测试主机来利用JTAG技术测试印刷电路板上可插拔的连接器与测试工具中的测试组件的连接状态，进而得知连接器的制程质量，例如包括连接器每一个接点的焊接状况以及插槽或卡榫的接合度等。以下实施例将以双列直插式存储器模块(Dual In-line Memory Module，DIMM)连接器以及快速外设部件互连标准(Peripheral Component Interconnect Express，PCI-E)连接器的测试工具进行介绍，但本实用新型并不限于此。

图1A绘示本实用新型一实施例的测试工具的示意图。请参照图1，测试工具可用于测试印刷电路板200上的连接器220-1、220-2、220-3、220-4。在本实施例中，连接器220-1、220-2、220-3、220-4分别是DIMM连接器，但本实用新型并不限于此，本实用新型实施例中的测试工具也可以用来测试其他各种类型的连接器。除了连接器220-1、220-2、220-3、220-4之外，本实施例中待测的印刷电路板200上还包括处理器插槽210以及转接器230，其中处理器插槽210通过印刷电路板200上的布线(trace)分别电性连接于连接器220-1、220-2、220-3、220-4以及转接器230，但本实用新型并不限于此。

测试工具包括处理器110以及测试组件120-1、120-2、120-3、120-4。在本实施例中，处理器110经配置以兼容于印刷电路板200上的处理器插槽210，而每一个测试组件120-1、120-2、120-3、120-4经配置以兼容于印刷电路板200上的连接器220-1、220-2、220-3、220-4。必须说明的是，本实用新型并不限制测试组件的数量与连接接口，测试组件是对应于待测的印刷电路板上的连接器的数量与连接接口来进行设置。

图1B绘示本实用新型一实施例的测试组件的示意图。图1B中以测试组件120-1为例来进行说明，而其他测试组件120-2、120-3、120-4可依此类推。请参照图1B，测试组件120-1的接口与形状皆设计为兼容于连接器220-1，并且包括控制器121、信号输入端122、信号输出端123以及多个接点124，其中信号输入端122、信号输出端123以及多个接点124皆通过测试组件120-1上的布线电性连接于控制器121。

请回到图1A，测试组件120-1、120-2、120-3、120-4耦接于测试主机300。在本实施例中，测试主机300是支持边界扫描功能的JTAG测试主机，并且包括两个JTAG接口(例如，第一JTAG接口I1与第二JTAG接口I2)，每一个JTAG接口包括测试数据输入(Test Data Input，TDI)、测试数据输出(Test Data Output，TDO)、测试时钟(Test Clock，TCK)以及测试模式选择(Test Mode Selection，TMS)四个接点。

在本实施例中，测试组件120-1、120-2、120-3、120-4与测试主机300是串联地连接以形成一个信号回路。举例来说，测试主机300的第一JTAG接口I1的TDO接点是连接于测试组件120-1的信号输入端122，测试组件120-1的信号输出端123是连接于测试组件120-2的信号输入端122，测试组件120-2的信号输出端123是连接于测试组件120-3的信号输入端122，测试组件120-3的信号输出端123是连接于测试组件120-4的信号输入端122，并且测试组件120-4的信号输出端123是连接于第一JTAG接口I1的TDI接点。

在本实施例中，测试主机300的第二JTAG接口I2连接于印刷电路板200的转接器230，进而连接至处理器插槽210。因此，当处理器110插接于处理器插槽210，并且测试组件120-1、120-2、120-3、120-4插接于连接器220-1、220-2、220-3、220-4时，第二JTAG接口I2、处理器110、各个连接器220-1、220-2、220-3、220-4以及第一JTAG接口I1也会形成一个信号回路。如此一来，测试主机300便能够通过JTAG数据来测试各个连接器220-1、220-2、220-3、220-4。

以下以连接器220-2的测试方式进行说明，其他连接器220-1、220-3、220-4的测试可依此类推。

测试主机300首先发送第一序列数据SD1(例如，JTAG测试数据)至处理器110，而处理器110会记录此第一序列数据SD1。

在本实施例中，测试主机300会通过第二JTAG接口I2发送第一序列数据SD1至处理器110。举例来说，第一序列数据SD1可包括与连接器220-2的接点数(例如，64个)相同的位元数(例如，64-bit)，但本实用新型并不限于此。

接着，处理器110会将第一序列数据SD1转换为第一平行数据(未绘示)，然后将第一平行数据平行地发送至连接器220-2的每一个接点。

在本实施例中，测试主机300会发送控制信号来将测试组件120-2切换为准备接收数据的状态。举例来说，藉由串联的测试组件120-1、120-2，测试主机300会通过第一JTAG接口I1发送控制信号至测试组件120-1的信号输入端122，然后测试组件120-1的信号输出端123会将此控制信号传递至测试组件120-2的信号输入端122。

在本实施例中，测试主机300会接着通过第二JTAG接口I2来指示处理器110将第一序列数据SD1转换为第一平行数据，并且将第一平行数据平行地发送至连接器220-2的每一个接点。举例来说，第一序列数据SD1包括藉由同一个接点来传递的时间上连续的64个位元的数据，而第一平行数据则是藉由空间上连续的64个接点来同时传递64个位元的数据，其中第一序列数据SD1中时间排序第一的位元值相同于第一平行数据中空间排序第一的位元值，第一序列数据SD1中时间排序第二的位元值相同于第一平行数据中空间排序第二的位元值，以此类推。据此，连接器220-2的64个接点会平行地接收到64个位元第一平行数据中的64个位元的数据。

由于测试组件120-2是插接于连接器220-2，因此测试组件120-2会从连接器220-2接收到对应于第一平行数据的第二平行数据(未绘示)。值得一提的是，若测试组件120-2与连接器220-2之间的连接状况良好，则第一平行数据会相同于第二平行数据。反之，若测试组件120-2与连接器220-2之间的连接状况出现问题，例如某一个接点的连接不良时，第一平行数据中对应于问题接点的位元值与第二平行数据中对应于问题接点的位元值将会不同。

随后，测试组件120-2的控制器121会将第二平行数据转换为第二序列数据SD2，并且送回测试主机300。

与处理器110将第一序列数据SD1转换为第一平行数据的方式类似，在本实施例中，测试组件120-2的控制器121会将第二平行数据转换为第二序列数据SD2。举例来说，第二平行数据是藉由空间上连续的64个接点来同时传递64个位元的数据，而第二序列数据SD2包括藉由同一个接点来传递的时间上连续的64个位元的数据，其中第二平行数据中空间排序第一的位元值相同于第二序列数据SD2中时间排序第一的位元值，第二平行数据中空间排序第二的位元值相同于第二序列数据SD2中时间排序第二的位元值，以此类推。随后，测试组件120-2的控制器121会通过测试组件120-2的信号输出端123将第二序列数据SD2传递至测试组件120-3的信号输入端122，测试组件120-3的信号输出端123再将第二序列数据SD2传递至测试组件120-4的信号输入端122，然后测试组件120-4的信号输出端123再将第二序列数据SD2传回测试主机300的第一JTAG接口。

如此一来，测试主机300便能够根据其所发出的第一序列数据SD1以及所接收的第二序列数据SD2来判断出连接器220-2与测试组件120-2之间的连接状态。

在本实施例中，测试主机300可以比较第一序列数据SD1与第二序列数据SD2，以找出第一序列数据SD1与第二序列数据SD2的差异，而此差异会对应于连接器220-2与测试组件120-2之间连接不良的接点。例如，若第一序列数据SD1时间排序第五的位元值是1而第二序列数据SD2时间排序第五的位元值是0，则表示连接器220-2在空间上排序第五的接点可能出现问题。

藉由上述的方式，无须重复的插拔扩展卡与重新开机，就能够对印刷电路板上的多个连接器进行测试，并且定位出可能有问题的接点。

图2绘示本实用新型另一实施例的测试工具的示意图。图2实施例的测试工具可用于测试印刷电路板200上用以传输差分信号的连接器，例如PCI-E连接器、通用串行总线(Universal Serial Bus，USB)连接器或串行高级技术附件(Serial Advanced Technology Attachment，SATA)连接器等，但本实用新型并不限于此。

请参照图2，测试工具用于测试印刷电路板200上的连接器240。在本实施例中，连接器240是PCI-E连接器，但本实用新型并不限于此。除了连接器240之外，本实施例中待测的印刷电路板200上还包括类似于图1A实施例的处理器插槽(未绘示于图2)以及转接器(未绘示于图2)。

在本实施例中，测试主机300同样是支持边界扫描功能的JTAG测试主机，包括一个JTAG接口，且此JTAG接口包括TDI、TDO、TCK以及TMS四个接点。测试主机300、印刷电路板200的处理器插槽210以及印刷电路板200的转接器230之间的连接关系与图1实施例中测试主机300、印刷电路板200的处理器插槽210以及印刷电路板200的转接器230之间的连接关系相同，故在此不再赘述。此外，处理器插槽通过印刷电路板上的布线而电性连接于连接器240。

测试工具包括处理器110以及测试组件120’。在本实施例中，处理器110经配置以兼容于印刷电路板200上的处理器插槽，而测试组件120’经配置以兼容于印刷电路板200上的连接器240。必须说明的是，本实用新型并不限制测试组件的数量与连接接口，测试组件是对应于待测的印刷电路板上的连接器的数量与连接接口来进行设置。

在本实施例中，测试组件120’包括控制器121’、切换开关125、第一接点对126以及第二接点对127。详细来说，连接器240包括多对接点是连接于处理器110，但也可能包括至少一对接点是用以接收其他电气信号(例如，电源(Power)信号、接地(Ground，GND)信号以及MISC信号等)而不连接于处理器110。测试组件120’中的第一接点对126是对应连接器240上连接于处理器110的多对接点来设置，而第二接点对127则是对应连接器240上不连接于处理器110的至少一对接点来设置。举例来说，图2的测试组件120’中最左方的第一对第二接点对127(包括从左方边算起的第一个与第二个接点)是对应连接器240上用以接收电源信号与接地信号的接点来设置，并且从图2的测试组件120’的最左方算起的第二对第二接点对127(包括从最左方边算起第三个与第四个接点)是对应连接器240上用以接收MISC信号的接点来设置，然而本实用新型并不限于此。

每一个第一接点对126在测试组件120’中形成信号回路。举例来说，在连接状态都正常的情况下，当处理器110将信号(例如，PCIE_TXi(i＝0～n))从一个接点(例如，P2i)通过连接器240向测试组件120’的第一接点对126的其中一个接点的发送，此信号的回传信号(例如，PCIE_RXi(i＝0～n))将会从同一个第一接点对126的另一个接点通过连接器240传回处理器110中对应的另一个接点(例如，P2i+1)。换言之，若信号中的某一个没有被传回处理器110，可能表示连接器240中对应的接点(例如，对应处理器110接点P2i或P2i+1的接点)出现问题。

第二接点对127皆耦接于控制器121’，由于第二接点对127中的每一个接点都是对应到其中一种电气信号，因此在连接状态正常的情况下，每一个接点会对应到一个位元值。举例来说，在连接状态正常的情况下，对应电源信号与接地信号的接点的第二接点对127的两个接点分别对应到1与0的位元值。

在本实施例中，测试组件120’中的其中一个第一接点对126的信号回路上设置有切换开关125，切换开关125耦接于控制器121’而可由控制器121’进行控制。控制器121’会将来自第二接点对127的电气信号与预设信号进行比对，若来自第二接点对127的电气信号与预设信号相符，则使切换开关125导通，反之若来自第二接点对127的电气信号与预设信号不相符，则使切换开关125不导通。举例来说，控制器121’会判断对应电源信号与接地信号的接点的第二接点对127的两个接点是否分别接收到1与0的位元值的预设信号，若是则使切换开关125导通，反之则使切换开关125不导通。

据此，若从处理器110传递至切换开关125对应的第一接点对126的信号没有传回处理器110，则表示连接器240中对应第二接点对127的接点可能出现问题。

以下对印刷电路板200上连接器240(如图2所示)的测试方式进行说明。在本实施例中，连接器240的接点包括第一接点(例如，对应PCIE_TX0、PCIE_RX0、PCIE_TX1、PCIE_RX1、…、PCIE_TXn、PCIE_RXn共2n+2个)以及第二接点(例如，对应电源、接地以及两个MISC信号共4个)，其中第一接点是对应于测试组件120’中第一接点对126的接点，而第二接点是对应于测试组件120’中第二接点对127的接点。更明确地说，连接器240上连接于处理器110的接点为第一接点，而不连接于处理器110的接点为第二接点。其中，由于2n+2为连接器240的第一接点的数量，因此n+1为测试组件120’上的第一接点对126的数量，且由于4为连接器240上第二接点的数量，因此2为测试组件120’上第二接点对127的数量，但本实用新型并不限于此。

测试主机300首先发送第一序列数据SD1(例如，JTAG测试数据)至处理器110，而处理器110会记录此第一序列数据SD1。

在本实施例中，测试主机300会通过JTAG接口的TDO接点发送第一序列数据SD1至处理器110。举例来说，第一序列数据SD1可包括与第一接点对126的数量相同的n+1个位元，使其每一个位元能够通过PCIE_TXi(i＝0～n)的其中之一传递，但本实用新型并不限于此。

接着，处理器110会将第一序列数据SD1转换为第一平行数据(未绘示)，然后将第一平行数据平行地发送至连接器240(例如，通过PCIE_TXi(i＝0～n))，并且同时从连接器240接收对应于第一平行数据的第二平行数据(未绘示)(例如，通过PCIE_RXi(i＝0～n))。

在本实施例中，处理器110会将其与印刷电路板200之间的接点的一部分定义为传送接点(例如，P0、P2…P2n)，并且将其与印刷电路板200之间的接点的另一部分定义为接收接点(例如，例如，P1、P3…P2n+1)。随后，处理器110会以类似于前述实施例的方式将第一序列数据SD1转换为相同位元数(例如，n+1)的第一平行数据，并且将第一平行数据的每一个位元从传送接点通过PCIE_TXi(i＝0～n)平行地发送至连接器240的多个第一接点，而此些位元数据从连接器240的多个第一接点，经由测试组件120’的第一接点对260回到连接器240后会转换为第二平行数据再通过PCIE_RXi(i＝0～n)传回处理器110的接收接点，而第一平行数据与第二平行数据的差异将会反映出连接器240中可能有问题的接点。

详细来说，测试组件120’的其中一个第一接点对260(例如，对应于传送接点P2n与接收接点P2n+1)的信号回路上设置有切换开关125，因此若发送到此第一接点对260的位元数据没有正确的回传，表示测试组件120’的第二接点对270与连接器240的第二接点(例如，用来传递电源、接地或MISC信号的接点)之间的连接可能出现问题导致切换开关125被控制器121’打开而不导通。

另一方面，除了信号回路上设置有切换开关125的第一接点对260之外，若发送到某一个第一接点对260的位元数据没有正确的回传，表示测试组件120’的第一接点对260与连接器240上对应于没有正确回传数据的第一接点对260的第一接点之间的连接可能出现问题。

随后，处理器110会将所接收到的第二平行数据转换为第二序列数据SD2，并且回传至测试主机300。将平行数据转换为序列数据的方式已于前述段落中详述，故在此不再赘述。

如此一来，测试主机300便能够根据其所发出的第一序列数据SD1以及所接收的第二序列数据SD2来判断出连接器240与测试组件120’之间的连接状态。

藉由上述的方式，只需要使用一个JTAG接口就能够测试用来传输差分信号的连接器，相较于图1A与图1B的实施例更佳节省了一个JTAG接口的使用。

图3绘示本实用新型一实施例的测试系统的示意图。

请参照图3，图1A、图1B以及图2实施例中的测试工具可例如整合为测试系统10。测试系统10是用于进行边界扫描测试并且实作为箱子的外形，其中包括上盖11、下座12以及气压阀13，其中气压阀13使上盖11与下座12盖上时得以密合。

待测的印刷电路板200放置于下座12，印刷电路板200可以包括处理器插槽210、连接器220-i(例如i＝1～N，N例如但不限于4)以及连接器240，连接器220-i与连接器240分别通过印刷电路板上的布线连接至处理器插槽210。

处理器110、测试组件120-i以及测试组件120’皆设置于上盖11，其中处理器110与处理器插槽210对应设置，测试组件120-i与连接器220-i对应设置，并且测试组件120’与连接器240对应设置，使得上盖11与下座12盖上并密合时，处理器110可以插接于处理器插槽210，测试组件120-i可以插接于连接器220-i，并且测试组件120’可以插接于连接器240。

在本实施例中，测试主机300例如可以经由测试系统中的线路连接于印刷电路板200的转接头230(未绘示)以及测试组件120-i，并且测试主机300可接电以提供印刷电路板200所需的电源。

在进行测试时，只需要通过气压阀13将上盖11与下座12密合地盖上，开启电源并且启动处理器110，测试主机300便能够使用前述实施例所介绍的方法来对印刷电路板200上的连接器220-i以及连接器240进行测试，并且定位出可能有问题的接点。

综上所述，本实用新型实施例所提出的测试工具，利用特殊设计的扩展卡形式的测试组件以及处理器，能够通过测试主机来更精准的定位出印刷电路板上的问题接点，并且提升测试速度。在本实用新型实施例中，特殊设计的测试组件与处理器能够支持现有的边界扫描功能，并且使用传统上仅能测试焊死在电路板上的接点的JTAG接口，来针对印刷电路板上的连接器的接点进行测试，无须多次的重新开机就能够更便利地定位出连接器中的问题接点。

虽然本实用新型已以实施例公开如上，然而其并非用以限定本实用新型，任何所属技术领域中普通技术人员，在不脱离本实用新型的精神和范围的情况下，应当可作些许的更动与润饰，故本实用新型的保护范围应当视所附的权利要求书所界定者为准。