QFN封装集成电路用测试装置的制作方法

本实用新型涉及一种qfn封装集成电路用测试装置，属于半导体技术领域。

背景技术：

随着微电子技术的发展，质量更轻、体积更小、同时具备高可靠性的芯片技术逐渐得到广泛应用。qfn（quadflatno-lead）就是这样一种较新的封装形式，它属于器件无引脚封装，尺寸非常小，常见的有3*3mm、4*4mm、5*5mm、6*6mm等几种，封装腹部通常具有一个接地散热焊盘，其四周有实现电气连接的导电焊盘，数目通常为20、24、32等。

在现有技术中，申请号为cn201621109785.7的中国国家专利公开了一种适用于qfp封装集成电路的测试装置，包括底板和盖板，盖板的一侧铰接在底板上，底板的上表面上开设有矩形的第一容置槽，并且底板的上表面上沿第一容置槽的四条边依次开设有四个矩形的第二容置槽，第一容置槽与第二容置槽相通，第二容置槽内设有支撑板，支撑板与第二容置槽底面之间设有第一弹性装置，第一弹性装置的顶端与支撑板的下表面接触，第一弹性装置的底端与第二容置槽的底面接触，第一容置槽的底面上设有矩形的支撑台，盖板下表面对应第二容置槽处设有压板。

但是，一方面，该测试装置应用于具有海鸥翼型引脚的qfp封装形式，难以适用于无引脚的qfn封装，另一方面，在将半导体芯片放入底板上的第一容置槽和第二容置槽、完成电性测试后，半导体器件取出不便，测试效率较低。

技术实现要素：

本实用新型的目的是提供一种qfn封装集成电路用测试装置，该测试装置不仅解决了qen封装的半导体芯片电性测试的问题，还解决了测试装置中半导体芯片取出不便，测试效率较低的问题。

为达到上述目的，本实用新型采用的技术方案是：一种qfn封装集成电路用测试装置，包括底板、与底板铰接的盖板和位于盖板内侧的压板，所述底板上开有一供半导体芯片嵌入的容置槽，所述压板与容置槽对应并具有与半导体芯片引脚对应的电极，所述盖板上安装有一与电极电连接的接口，所述容置槽底面安装有一推板，所述底板中安装有一活动杆，此活动杆中部与底板铰接，其前端支撑在推板底面，其后端延伸出底板，且所述底板中开有供活动杆转动的空间，此活动杆后端与铰接点之间安装有一弹性件，此弹性件位于活动杆的转动面中并与底板连接。

上述技术方案中进一步改进的方案如下：

1.上述方案中，所述推板的周壁上具有一限位块，所述容置槽内壁上开有与限位块对应的限位槽。

2.上述方案中，所述限位槽两端封闭。

3.上述方案中，所述活动杆选用l形杆，此活动杆的铰接点为l形杆的拐角点，此拐角点位于底板转动空间的底面，所述活动杆的后端从底板一侧侧壁处延伸至外部。

4.上述方案中，所述弹性件选用弹簧。

5.上述方案中，所述盖板外侧安装有一把手。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型qfn封装集成电路用测试装置，一方面，通过容置槽和压板的配合，利用压板上的电极接触半导体芯片的引脚实现对qfn封装的半导体芯片的电性测试，操作方便、成本较低，另一方面，通过活动杆推动推板在容置槽中位移，配合弹性件对活动杆的限位作用，不仅能够上推半导体芯片，便于工作人员取出半导体芯片，提高测试效率，还能在压板下压时，首先从动下移半导体芯片，使得电极能够和引脚精确接触，然后再主动向上施加作用力，压紧压板与半导体芯片的接触，提高测试精度。

附图说明

附图1为本实用新型qfn封装集成电路用测试装置的整体结构示意图；

附图2为底板部分的剖视图；

附图3为盖板扣合状态的示意图。

以上附图中：1、底板；2、盖板；21、接口；22、把手；3、压板；31、电极；4、容置槽；41、限位槽；5、推板；51、限位块；6、活动杆；7、弹性件。

具体实施方式

实施例1：一种qfn封装集成电路用测试装置，参照附图1~3，包括底板1、与底板铰接的盖板2和位于盖板2内侧的压板3，所述底板1上开有一供半导体芯片嵌入的容置槽4，所述压板3与容置槽4对应并具有与半导体芯片引脚对应的电极31，所述盖板2上安装有一与电极31电连接的接口21，所述容置槽4底面安装有一推板5，所述底板1中安装有一活动杆6，此活动杆6中部与底板1铰接，其前端支撑在推板5底面，其后端延伸出底板1，且所述底板1中开有供活动杆6转动的空间，此活动杆6后端与铰接点之间安装有一弹性件7，此弹性件7位于活动杆6的转动面中并与底板1连接。

上述推板5的周壁上具有一限位块51，上述容置槽4内壁上开有与限位块51对应的限位槽41；上述限位槽41两端封闭；上述活动杆6选用l形杆，此活动杆6的铰接点为l形杆的拐角点，此拐角点位于底板1转动空间的底面，上述活动杆6的后端从底板1一侧侧壁处延伸至外部；上述弹性件7选用弹簧；上述盖板2外侧安装有一把手22。

实施例2：一种qfn封装集成电路用测试装置，参照附图1~3，包括底板1、与底板铰接的盖板2和位于盖板2内侧的压板3，所述底板1上开有一供半导体芯片嵌入的容置槽4，所述压板3与容置槽4对应并具有与半导体芯片引脚对应的电极31，所述盖板2上安装有一与电极31电连接的接口21，所述容置槽4底面安装有一推板5，所述底板1中安装有一活动杆6，此活动杆6中部与底板1铰接，其前端支撑在推板5底面，其后端延伸出底板1，且所述底板1中开有供活动杆6转动的空间，此活动杆6后端与铰接点之间安装有一弹性件7，此弹性件7位于活动杆6的转动面中并与底板1连接。

采用上述qfn封装集成电路用测试装置时，一方面，通过容置槽和压板的配合，利用压板上的电极接触半导体芯片的引脚实现对qfn封装的半导体芯片的电性测试，操作方便、成本较低，另一方面，通过活动杆推动推板在容置槽中位移，配合弹性件对活动杆的限位作用，不仅能够上推半导体芯片，便于工作人员取出半导体芯片，提高测试效率，还能在压板下压时，首先从动下移半导体芯片，使得电极能够和引脚精确接触，然后再主动向上施加作用力，压紧压板与半导体芯片的接触，提高测试精度。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

技术特征：

1.一种qfn封装集成电路用测试装置，其特征在于：包括底板（1）、与底板铰接的盖板（2）和位于盖板（2）内侧的压板（3），所述底板（1）上开有一供半导体芯片嵌入的容置槽（4），所述压板（3）与容置槽（4）对应并具有与半导体芯片引脚对应的电极（31），所述盖板（2）上安装有一与电极（31）电连接的接口（21），所述容置槽（4）底面安装有一推板（5），所述底板（1）中安装有一活动杆（6），此活动杆（6）中部与底板（1）铰接，其前端支撑在推板（5）底面，其后端延伸出底板（1），且所述底板（1）中开有供活动杆（6）转动的空间，此活动杆（6）后端与铰接点之间安装有一弹性件（7），此弹性件（7）位于活动杆（6）的转动面中并与底板（1）连接。

2.根据权利要求1所述的qfn封装集成电路用测试装置，其特征在于：所述推板（5）的周壁上具有一限位块（51），所述容置槽（4）内壁上开有与限位块（51）对应的限位槽（41）。

3.根据权利要求2所述的qfn封装集成电路用测试装置，其特征在于：所述限位槽（41）两端封闭。

4.根据权利要求1所述的qfn封装集成电路用测试装置，其特征在于：所述活动杆（6）选用l形杆，此活动杆（6）的铰接点为l形杆的拐角点，此拐角点位于底板（1）转动空间的底面，所述活动杆（6）的后端从底板（1）一侧侧壁处延伸至外部。

5.根据权利要求1所述的qfn封装集成电路用测试装置，其特征在于：所述弹性件（7）选用弹簧。

6.根据权利要求1所述的qfn封装集成电路用测试装置，其特征在于：所述盖板（2）外侧安装有一把手（22）。

技术总结
本实用新型公开一种QFN封装集成电路用测试装置，包括底板、与底板铰接的盖板和位于盖板内侧的压板，所述底板上开有一供半导体芯片嵌入的容置槽，所述压板与容置槽对应并具有与半导体芯片引脚对应的电极，所述盖板上安装有一与电极电连接的接口，所述容置槽底面安装有一推板，所述底板中安装有一活动杆，此活动杆中部与底板铰接，其前端支撑在推板底面，其后端延伸出底板，且所述底板中开有供活动杆转动的空间，此活动杆后端与铰接点之间安装有一弹性件，此弹性件位于活动杆的转动面中并与底板连接。本实用新型不仅能利用压板上的电极接触半导体芯片的引脚实现对QFN封装的半导体芯片的电性测试，还能便于工作人员取出半导体芯片，提高测试效率。

技术研发人员：彭兴义
受保护的技术使用者：盐城芯丰微电子有限公司
技术研发日：2019.07.12
技术公布日：2020.05.22