技术特征：
1.一种dft测试装置，用于对芯片的待测逻辑电路进行测试，其特征在于，包括：输入寄存单元、独热码发生器、多个第一数据选择器以及多个时钟门控器；所述输入寄存单元的输出端与所述独热码发生器的输入端电连接，所述独热码发生器的多个输出端分别与所述多个第一数据选择器的第一输入端一一对应电连接；所述多个第一数据选择器的选择端，以及所述多个第一数据选择器的第二输入端均与外部扫描使能信号端电连接，所述多个第一数据选择器的输出端与所述多个时钟门控器的测试使能端电连接；所述多个时钟门控器的使能端均与同一外部功能逻辑信号端电连接。2.根据权利要求1所述的dft测试装置，其特征在于，所述时钟门控器的个数为x，所述第一数据选择器的个数为y；其中，x≥y，且x与y均为正整数；当x=y时，所述第一数据选择器与所述时钟门控器一一对应连接；当x＞y时，所述第一数据选择器与多个所述时钟门控器对应连接。3.根据权利要求2所述的dft测试装置，其特征在于，所述独热码发生器具有n个输入端，以及2
n
个输出端；其中，n为正整数；且2
n-1
＜y≤2
n
。4.根据权利要求1所述的dft测试装置，其特征在于，所述输入寄存单元包括多个串链寄存器，所述独热码发生器的输入端的数量等于所述串链寄存器的数量，每个所述串链寄存器的输出端与所述独热码发生器的输入端一一对应连接。5.根据权利要求4所述的dft测试装置，其特征在于，所述多个串链寄存器均串链在同一条扫描链；或，所述多个串链寄存器串链在不同的扫描链上。6.根据权利要求4所述的dft测试装置，其特征在于，所述串链寄存器包括第二数据选择器和d触发器，其中：所述第二数据选择器的第一输入端与所述d触发器的输出端电连接，所述第二数据选择器的第二输入端与外部扫描输入信号端电连接，所述第二数据选择器的选择端与所述外部扫描使能信号端电连接，所述第二数据选择器的输出端与所述d触发器的数据输入端电连接；所述d触发器的时钟输入端与外部时钟信号端电连接；所述第二数据选择器用于在所述外部扫描使能信号端提供的扫描使能信号的作用下，将所述d触发器的输出信号或所述扫描输入信号传输至所述d触发器的输入端。7.根据权利要求1-6任一项所述的dft测试装置，其特征在于，在移位阶段，所述外部扫描使能信号端用于向所述多个第一数据选择器的选择端以及第二输入端输入第二扫描使能信号，所述多个第一数据选择器在所述第二扫描使能信号的作用下，将所述第二扫描使能信号输入至所述多个时钟门控器测试使能端。8.根据权利要求1-6任一项所述的dft测试装置，其特征在于，在所述捕获阶段，当所述独热码控制信号或所述功能逻辑信号为第一控制信号时，所述时钟门控器打开；当所述独热码控制信号和所述功能逻辑信号均为第二控制信号时，所述时钟门控器关闭；所述第一控制信号与所述第二控制信号为电位相反的数字信号。9.一种测试系统，其特征在于，包括权利要求1-8任一项所述dft测试装置。10.一种dft测试方法，其特征在于，应用于权利要求1-8任一项所述dft测试装置，所述dft测试方法包括：在捕获阶段，控制输入寄存单元向独热码发生器提供输入信号；
响应于所述输入信号，所述独热码发生器生成多个独热码控制信号，并将所述多个独热码控制信号输入至多个第一数据选择器的第一输入端，其中，所述多个独热码控制信号中的一个独热码控制信号为第一控制信号，其它独热码控制信号均为第二控制信号；控制外部扫描使能信号端向所述多个第一数据选择器的选择端以及第二输入端输入扫描使能信号；响应于所述扫描使能信号，所述多个第一数据选择器将所述多个独热码控制信号输入至多个时钟门控器测试使能端；控制外部功能逻辑信号端分别向所述多个时钟门控器提供功能逻辑信号；当所述功能逻辑信号为第二控制信号时，至多一个所述第一数据选择器对应连接的所述时钟门控器打开。
技术总结
本发明公开一种提供一种DFT测试装置、测试系统以及测试方法，涉及数字电路技术领域，能够在不损失测试覆盖率的前提下，减少DFT测试的功耗。所述DFT测试装置包括：输入寄存单元、独热码发生器、多个第一数据选择器以及多个时钟门控器。输入寄存单元的输出端与独热码发生器的输入端电连接，独热码发生器的多个输出端分别与多个第一数据选择器的第一输入端一一对应电连接。多个第一数据选择器的选择端，以及多个第一数据选择器的第二输入端均与外部扫描使能信号端电连接，多个第一数据选择器的输出端与多个时钟门控器的测试使能端电连接。多个时钟门控器的使能端均与同一外部功能逻辑信号端电连接。能逻辑信号端电连接。能逻辑信号端电连接。
技术研发人员：李仲勋 刘彬斌
受保护的技术使用者：成都爱旗科技有限公司
技术研发日：2022.01.26
技术公布日：2022/3/1