专利名称：数字式查线仪的制作方法
技术领域：
本发明涉及一种查线仪，更具体地涉及一种数字式查线仪。
传统的查线方法是用万用表和辅助公用线逐根查时，实际工效很低。已有的模拟传统查线方法而制成仪表的专利有1989年2月1日公告的实用新型专利申请说明书(申请号为88210249.4，公告号为CN2031930 U，申请人为贺玉清)中公开的数字式电缆对线器，1989年12月20日公告的实用新型专利申请说明书(申请号为89204959.6、公告号为CN2049776 U、申请人为何晓东)所公开的数显式电缆对线仪，及1990年3月14日公告的实用新型专利申请说明书(申请号为89208542.8、公告号为CN2054538 U，申请人为朴万基)所公开的快速查线器等。这三种实用新型的共同特点是(1)用不同阻值的电阻组成编码器;用万用表或电流表作为检码器;(2)查线时必须在编码器和检码器之间预设一根公用辅助线;(3)查线时并非将导线全部接好分别显示，而是用万用表棒逐根导线查时，尽管这些实用新型可以提高工效，但还存在以下缺点(1)当线路很长时，预设公用辅助线太麻烦，甚至难以办到;
(2)万用表并非专为查线而设计，其中部分部件对查线不起作用，而反而提高了产品成本;
(3)导线根数过多时，线号分辨率不够高，影响扩大查线仪的容量;
(4)在线路很多的情况下，需断续测试或重复测试，使用上述仪表很不方便。
为了克服以上缺点，本发明的目的在于提供一种价格便宜、使用方便、能直接显示导线编号的数字式查线仪。
本发明所提供的查线仪，包括主令编码仪，该主令编码仪具有多个串联的单向导电元件及与串联连接点相接的多个端子(称为第一组接线端子)，被测线路各导线的一端与第一组接线端子相连后，各导线便被赋予十进制编号;测量用直流电源;与上述电源之一端相连的多个选显开关;多个与上述选显开关的另一端分别相连、并与各被测导线的另一端分别相连的接线端子(即第二组接线端子);显示被测导线的编号的导线编码显示装置，该导线编码显示装置将输入的二进制编码变换为十进制编码显示出来;及输入端与第二组接线端子分别相连、输出端与导线编码显示装置相连的检码处理器，该检码处理器能将其输入端高电位个数变换为二进制编码输送至导线编码显示装置。
用本数字式查线仪查线时，在线路一端，将被测线路各导线线端任意接到主令编码仪端子(即第一组接线端子)上，各端子的编码就成为相连导线的编码;在线路的另一端，将被测线路各导线的线端任意接到检码仪各端子(即第二组接线端子)上。然后，每按下一个相应的按键就显示一根导线的编码。所显示的导线编码，与该导线所连接的主令编码仪端子编码相同。
本发明与传统的查线方法相比，工效显著提高，操作显著方便。与现有查线仪表相比，有以下优点(1)不需预设(预选)公用辅助线，进而简化操作，进一步提高工效;(2)内部接线简单、成本低、重量轻;(3)操作简单、使用方便，体现在接线快，选显导线编码方便，连续查线、继续查线、重复查线均不影响工效;(4)仪表查线分辨率不受导线根数影响，容量可大可小;(5)抗干扰能力强，不受电磁场影响。
以下将结合附图对本发明的最佳实施例作详细说明。其中
图1 为本发明的数字式查线仪的示意方块图;
图2 为说明本发明的数字式查线仪有查线原理示意图;
图3 为检码处理装置的第一实施例的基本检码处理单元的方块图;
图4 为检码处理装置的第一实施例的示意方块图;
图5 为检码处理装置的第一实施例的具有六个输入信号的检码处理器的原理线路图;
图6 为表示检码处理装置的第一实施例的具有十三个输入信号的检码处理器的例子的方块图;
图7 为表示检码处理装置的第二实施例的示意方块图;
图8 为表示检码处理装置的第三实施例的示意方块图;
图9 为表示本发明的校码装置的工作的示意图;
图10为表示本发明的数字式查线仪的查线工作的示意图。
参见图1，图1为本发明的数字式查线仪的示意方块图。其中1为主令编码仪，其所以称为“主令”是由于指令与该编码仪的接线端子(即第一组接线端子)“T1”相连的被测线路2中的导线的编号为1，指令与该编码仪上第一组接线端子“T2”相连的导线的编号为2，其余类同。与被测线路2中的各导线的另一端相连的是检码仪3，其中32为选显开关装置，35为直流电源，34为检码处理器，33为导线编码显示装置。选显开关装置32具有多个开关或按钮，它一端与电源相连，另一端与检码处理器34，第二组接线端子及被测线路2中的各导线的另一端分别相连。检码处理器34输出的与导线编号相对应的二进制码送到导线编码显示装置33后以十进制码显示该导线的编号。
参见图2，图2为说明本发明的数字式查线仪的查线原理示意图。图中主令编码仪1包含多个(例如4个)串连的作为单向导电元件的二极管(11-14)。其两端的端点和各中间接点分别与第一组接线端子T1、T5和T2、T3、T4相连。被查线路2的各导线L1-L5分别与第一组接线端子T1-T5相连，因而L1被指令为1号导线，L2-L5则分别被指令为2-5号导线。导线L1-L5的另一端分别与检码仪3上的第二组接线端子X5、X4、X3、X2、X1任意相连，且这些端子上接有作为选显开关32的选显按键K1-K5，他们的另一端则与直流电源35的正端75相连，电源35的负端接地，第二组接线端子X1-X5分别与检码处理器34相连。当按下选显按键K1时，直流电源35的正端经选显按键K1、X1导线L5、T5、二极管14后分成两路，一路经导线L4到X2，另一路经二极管13后再分成两路，一路经T3、导线L3到X3，另一路经二极管12后又分成两路，一路经T3、导线L3到X3，又一路则经二极管11、T1、导线L1至X5。从而此时第二组接线端子的X1-X55个端子都处于高电位。类似地，如按下选显按键K2，则第二组接线端子的X2-X54个端子都处于高电位。如按下选显按键K3，则第二组接线端子的X3-X53个端子都处于高电位。按下选显按键K4，则第二组接线端子的X4-X52个端子都处于高电位。按下选显按键K5时，由于二极管11-14的单向导电作用，仅有X5一个端子处于高电位。这样，通过第二组接线端子X1-X5中有几个高电位，就可以知道与所按的选显按键相连的第二组接线端子上所连的导线为几号导线。检码处理器34的作用就是通过将输入的高电位的个数转换为代表该个数的二进制码，最后再在导线编码显示装置33上转换为相应的十进制码显示出来，从而得到被测导线的编号。以上是以5路为例的，一般说来，每个二极管应跨接在第一组接线端子的相邻的端子之间，可以是多路的。
参见图3，图3为本发明的第一实施例的基本检码处理单元的示意图。该基本检码处理单元为一全加器71。该全加器的真值表如下
真值表状态 0 1 2 3 4 5 6 7被加数A 0 1 0 1 0 1 0 1加数B 0 0 1 1 0 0 1 1进位输入J′0 0 0 0 1 1 1 1和H 0 1 1 0 1 0 0 1进位输出J 0 0 0 1 0 1 1 1从上表可以看出，A、B是两输入，J′是进位输入，以“和”H为输出的二进制数的2°位，以J为输出的二进制数的2′位，JH就是全加器输出的二进制数。当A、B、J′均为0(即均为低电位)时，输出的二进制数JH为00(状态0)。当A、B、J′三个输入中有一个1(即一个高电位)时，输出的二进制数JH为01(状态1、2、4)，即相应于十进制数的“1”。当A、B、J′三个输入中有二个1(即二个高电位)时，输出的二进制数JH为10(状态3、5、6)，即相应于十进制数的“2”。当A、B、J′三个输入中有三个1(即三个均为高电位)时，输出的二进制数JH为11(状态7)，即相应的十进制数的“3”。因此，全加器71可作为将高电位个数转换为二进制数的基本检码处理单元。
同样，也可用两个全加器组合成基本检码处理单元，其中第1位全加器的两个入端为A1、B1进位输入为J1′，进位输出为J1，和输出为H1;第2位全加器的两个入端为A2、B2，进位输入为J2′，进位输出为J2，和输出为H2。将A2、B2接地，将J1接到J2′，以H1为输出的二进制数的2°位，以H2为输出的二进制数的21位，H2H1就是基本检码处理单元输出的二进制数。该基本检码处理单元将A1、B1、J1′三个入端中高电位的个数变换为二进制数输出。
参见图4，图4为检码处理装置的第一实施例的示意方块图，其中41、42为基本检码处理单元(三路)，50为相加器，该相加器将各基本检码处理单元输出的二进制数相加，从而得到高电位的总个数，以确定被测线路相应导线的编号。图4是以两个基本检码处理单元为例进行说明的，但显然可将多个基本检码处理单元输出的二进制数相加。此时，在相加器50中也可将两个基本检码处理单元的输出相加后再相加求出总和。相加器50的输出送至导线编码显示装置33，即经译码驱动器331后，再以十进制数字进行显示。导线编码显示装置33属已有技术，故不详述。
参见图5，图5为具有六个输入信号的第一实施例的原理线路图。图5由第1四位全加器29和第2四位全加器30组成，第1四位全加器中，由全加器21和22组成一个基本检码处理单元，其A2、B2输入端接地，A1、B1、C1与第二组接线端子相连，三个入端A1、B1、C1中高电位的个数，经该基本检码处理单元变换为二进制数G2G1送至第2四位全加器;同理，由全加器23、24组成另一个基本检码处理单元，并将其入端高电位个数变换为二进制数H2H1输送至第2四位全加器30。第2四位全加器30由第20位全加器25、第21位全加器26、第22位全加器27、第23位全加器28组成，四位全加器30的第一个四位数输入端是M4M3M2M1，第二个四位数输入端是N4N3N2N1，进位输入端是F1。由全加器21、22组成的基本检码处理单元输出的二进制数是二位数G2G1，也就是第23、22位均为0的四位数00G2G1，该数从第2四位全加器30的N4N3N2N1入端输入;由全加器23、24组成的基本检码处理单元输出的二进制数H2H1，也就是第23、22位均为0的四位数00H2H1，该数从第2四位全加器30的M4M3M2M1入端输入;又一高电位可从四位全加器进位输入端F1输入。第2四位全加器30的入端M4、M3接地，表示第23、22位输入为0、N4、N3接地也如此。在第2四位全加器30中，将两个四位数00M2M1、00N2N1和进位输入F1相加后，使输出四位二进制数S4S3S2S1。该四位二进制数S4S3S2S1与图5中D1、E1、A1、B1、C1、F1各入端的高电位个数相对应。如果D1、E1、A1、B1、C1、F1六个入端全是高电位，四位全加器30的输出数S4S3S2S1将为0110;如果D1E1A1B1C1F1六个入端中有5个交电位，四位全加器30输出数S4S3S2S1将为0101;其余类同。检码处理器可用多个一位全加器组合，也可用现有的四位全加器元件组合，可用集成电路，也可用分离元件。
参见图6，图6为表示检码处理装置的第一实施例中具有十三个输入信号(13路)的检码处理器的示意方块图。图中43、44为图5所示的具有六输入端并由两块四位全加器构成的两6路基本检码处理单元，图中45为将上述两6路基本检码处理单元43、44所输出的二进制数行相加的全加器，此全加器的进位输入端Ci同时作为与第二组接线端子相连的输入端。这样，由5个全加器可以构成具有十三个输入信号的检码处理器。用类似的方法也可以做成27路(用两个13路的组成)、55路(用两个27路的组成)、111路(用两个55路的组成)……的查线仪。
参见图7，图7为表示检码处理装置的第二实施例的方块图。其中83为与检码仪3的第二组接线端子相连的数码寄存器，它可以用至少一个四位并入/并出寄存器，数码寄存器83的输出送至移位寄存器82，时钟发生器81的信号送到移位寄存器，计数器84对移位寄器82来的脉冲个数进行计数，从而将输入检码处理装置的高电位个数变换为二进制码，然后经译码驱动装置331到数字显示装置332上显示被测导线的十进制编号。
参见图8，图8为表示检码处理装置的第三实施例的方块图。图中的检码处理装置由数码寄存器83的微处理机85构成。由微处理机85实现检码处理的功能。
参见图9，图9 为表示本发明的校码装置的工作示意图。校码装置主要用于线路始端与终端导线根数不一致的场合。例如其控制箱引出9根导线，根据接线情况，应将第1、2、3、4、5根线接到例如第一车间，第6、7、8、9根线接到例如第二车间。对此情况，一般需分二次接到主令编码仪和检码仪上查线，即一次测第1-5根线，另一次测第6-9根线，这种情况不需启用校码装置。
为方便计，可在线路始端将上述9根线统一编号，在线路未端用检码仪3并启用校码装置分二次检码，即在线路始端将上述9根线与主令编码仪上第一组接线端子T1-T9一次连好，在第一车间用检码仪3测第1-5根线时不需校码，在第二车间用检码仪3测第6-9根线时，将第二组接线端子X1-X10中的任意5个未接被测导线的空位端子与校码装置75相连。在此情况中，如果不用校码装置，在第二车间测第6-9根线时，将显示1-4，误差为5，上述校码装置将电源正端75的高电位引至第二组接线端子的5个端子上，可使显示的导线编号加上5，以消除误差。
参见图10，图10为表示本发明的数字式查线仪的查线工作的示意图。图中某被查线路2共有5根导线，其始端各导线线端接于主令编码仪1的第一组接线端子T1-T5上，线路未端各线端任意接于检码仪3的第二组接线端子，X1-X5上，各相应的选显按键置于与其相连的第二组接线端子相应的端子近旁。按下检码仪3中带“＊”的按键325，数码管330将显示“4”，说明带“＊”端子X5上的导线始端与主令编码仪1的端子T4相接(即为4号线);同样，按下带“＊＊”的按键323，数码管330显示“5”，说明与带“＊＊”端子连接的导线始端与主令编码仪1的端子T5相接(即为5号线)。
以上为较佳的实施例，很显然，在不背离本发明的构思的情况下作一些变化是完全可能的。例如，电路可用分离元件也可用集成电路，数字显示可用数码管、发光二极管、液晶、辉光管等。在上述实施例中用的是正逻辑，显然也可以用负逻辑，即检码仪中的直流电源35为负电源，主令编码仪1的各二极管反向连接。
在使用本发明的查线仪对于110根导线的线路查线时，经10分钟剥头接线后，即可通过按下按键显示导线编码，并迅速测试完毕。
权利要求
1.一种数字式查线仪，包括编码器和显示装置，其特征在于上述编码器为主令编码仪1，它包含多个串联的单向导电元件，及多个与上述主令编码仪1的两端点及上述单向导电元件的各中间接点分别相连、且可与各被测导线的一端分别相连并因而赋予各被测导线以十进制编号的第一组接线端子；上述显示装置为显示上述被测导线的编号的导线编码显示装置；上述查线仪还设有测量用直流电源，有一端与上述电源相连的多个选显示开关装置；多个与上述选显示开关装置的另一端分别相连，并与各被测导线的另一端分别相连的第二组接线端子，及具有与各第二组接线端子分别相连的输入端和与导线编码显示装置相连的输出端，且将输入端的高电位的总个数变换为二进制码以便以后在上述导线编码显示装置33上显示其相应的十进制导线编号的检码处理装置34。
2.如权利要求1所述的查线仪，其特征在于上述检码处理装置包含至少一个由全加器构成的基本检码处理单元。
3.如权利要求2所述的查线仪，其特征在于当上述检码处理装置包含至少两个基本检码处理单元时还设有将各基本检码处理单元的二进制码输出进行相加，并将其相加的结果送到导线编码显示装置33的相加器50。
4.如权利要求1所述的查线仪，其特征在于检码仪3上还设有当所测导线的编号是从1以后的一预定数开始时使导线编码显示装置33正确显示导线编号的校码装置。
5.与权利要求1所述的查线仪，其特征在于上述校码装置由将其个数比上述预定数少1的未接被测导线的第二组接线端子与上述电源“1”输出端75相连的导线构成。
6.如权利要求3所示的查线仪，其特征在于上述相加器50包含至少一个多位全加器，该多位全加器的进位输入端适于用作上述检码处理装置的一输入端。
7.如权利要求1所述的查线仪，其特征在于上述检码处理装置包含与第二输入端相连的数码寄存器83，将数码寄存器83的输出进行移位寄存的移位寄存器82，时钟信号发生器81及计数器84。
8.如权利要求1所述的查线仪，其特征在于上述单向导电元件为晶体二极管或“与”扩展器。
全文摘要
一种数字式查线仪包括主令编码仪，它包含多个串联的单向导电元件和第一接线端子；测量用直流电源；多个选显开关装置和第二组接线端子；及具有与各第二组接线端子分别相连的输入端和与线导编码显示装置相连的输出端、且将输入端的高电位的总个数变换为二进制码以便以后在导线编码显示装置上显示其相应的十进制导线编号的检码处理装置。优点在于不需预设公用辅助线，内部接线简单，成本低，重量轻，操作简单，使用方便，抗干扰能力强。
文档编号G01R31/02GK1061661SQ9010949
公开日1992年6月3日 申请日期1990年11月22日 优先权日1990年11月22日
发明者徐玉琦 申请人:徐玉琦