插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法

文档序号:8367355阅读:384来源:国知局
插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法
【技术领域】
[0001]本发明的实施方式涉及插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法。
【背景技术】
[0002]时间数字转换器(Time-to-Digital Converter:TDC)大多数情况下用于由γ射线检测器(检测器)测量时间。TDC将事件的实现准确地转换成能够与事件发生的时间建立关联的数字。为了实现该任务,存在各种方法。其中,为了实现该任务,使用在大的时钟周期之间对多个超高速逻辑过渡进行计数的步骤。根据情况,有时希望示出知道连续发生的一系列的事件的发生。例如,上升信号到达事先设定的阈值所花费的时间可能成为非常有效的信息。
[0003]时间数字转换器以具有由串联地连接的同一延迟元件构成的单一的列的传统延迟列、或者微调延迟列等各种构造来安装。
[0004]飞行时间型的正电子放射断层摄影(Positron Emiss1n Tomography:PET)系统的重要的构成要素是用于测量由检测器检测到的光子的到达时间的时间数字转换器。被测量的时间能够用于在响应线上制作边界。该边界能够用于推定发生正电子放射事件的位置。随着TDC的精度的上升,边界变得更紧密,提供更准确的位置信息。
[0005]基于延迟列的TDC的精度依存于延迟列的采样步骤的时间的长度。在延迟列TDC中,采样步骤可能根据依存于电路的物理限制的相当量而变动。根据情况,有时观察到最高10次的变动。
[0006]为了提高涵盖基于单一边缘延迟列的TDC的时间精度,能够将大的偏移编入TDC来利用,但芯片上的电路的速度存在由于显著的制造导致的变动。这变动对从TDC电路总体中提取最大限度的精度而应该使用的边缘间的最优延迟产生影响。因此,为了提高安装于所有的芯片的TDC的时间精度,需要校正制造变动。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献I

【发明内容】

[0010]本发明要解决的问题在于,提供一种能够提高TDC的时间精度的插入延迟的装置、核医学成像装置、插入延迟的方法以及校正方法。
[0011]实施方式的插入延迟的装置是对时间数字电路(TDC)的开始信号插入延迟的装置,包含:信号生成电路、多个搬送元件、以及延迟列电路。信号生成电路构成为生成开始信号。多个搬送元件列状地连接,搬送元件分别具备接收停止信号的输入。延迟列电路包含从多个搬送元件中选择出的I个或者多个延迟模块、连接于延迟模块中的至少一个与信号生成电路之间的至少一根反馈线以及多个启动输入,其中,多个启动输入分别设置于延迟模块分别对应的一个。延迟列电路构成为由启动输入来接收且根据选择延迟量的延迟选择信号而生成延迟量,以及构成为向还构成为对开始信号编入延迟的信号生成电路提供所选择的量的延迟。
【附图说明】
[0012]图1是对根据一实施方式的基于列的亚稳定性环形振荡器的时间数字电路(TDC)导入传播延迟的装置的概略图。
[0013]图2是对根据一实施方式的基于列的亚稳定性环形振荡器的时间数字电路(TDC)导入传播延迟的装置的动作的概略图。
[0014]图3是对根据一实施方式的基于列的亚稳定性环形振荡器的时间数字电路(TDC)导入传播延迟的装置的另一概略图。
[0015]图4是实施方式所涉及的核医学成像装置的一个例子的说明图。
[0016]图5是表示实施方式所涉及的控制台装置的结构的一个例子的框图。
[0017]图6A是表示对基于亚稳定性环形振荡器列的时间数字电路(TDC)的开始信号插入延迟的步骤的流程图。
[0018]图6B是表示在编入了所决定的延迟之后,执行时间数字转换的步骤的流程图。
[0019]图7是表示决定基于一实施方式的最优延迟的步骤的流程图。
[0020]图8是表示基于一实施方式的计算机设备的图。
【具体实施方式】
[0021]结合附图考察时,通过参照以下的详细的说明,能够进一步理解,因此,能够容易地得到在本说明书中记载的实施方式的更完全的认识和其附属的优点。在本说明书中记载的实施方式整体上与用于亚稳定性环形振荡器的时间数字转换器(TDC)设备的延迟电路、和提高测量精度以及分辨率的关联技术相关。另外,本发明与美国专利第8,222,607号说明书相关联,通过参照这些内容来在本说明书中引用。
[0022]在一实施方式中,记载了对基于亚稳定性环形振荡器列的时间数字电路(TDC)的开始信号插入延迟的装置。插入延迟的装置包含:信号生成电路,其生成开始信号;多个搬送元件,它们列状地连接,其中,搬送元件分别具备接收停止信号的输入;延迟列电路,其包含从多个搬送元件中选择的一个或者多个延迟模块;至少一根反馈线,其连接于延迟模块中的至少一个以及信号生成电路之间;多个启动输入,各输入设置于延迟模块分别对应的一个。延迟列电路根据通过启动输入接收来选择延迟量的延迟选择信号生成延迟量。延迟列电路还将所选择的量的延迟向信号生成电路供给。信号生成电路将延迟编入开始信号。
[0023]另外,在一实施方式中,记载了以下装置,具备:信号生成电路,其构成为生成时间数字电路(TDC)的开始信号;多个搬送元件,它们列状地连接,分别具备接收停止信号的输入;延迟列电路,上述延迟列电路包含:从上述多个搬送元件中选择的I个或者多个延迟模块;至少一根反馈线,其连接于上述延迟模块中的至少一个和上述信号生成电路之间;多个启动输入,它们设置于上述延迟模块分别对应的一个,上述延迟列电路构成为根据由上述启动输入接收且选择延迟量的延迟选择信号而生成延迟量,以及构成为向还构成为对上述开始信号编入上述延迟的上述信号生成电路提供上述选择的量的延迟。
[0024]根据插入延迟的装置的另一实施方式,信号生成电路对信号的边缘间的开始信号编入延迟。
[0025]根据插入延迟的装置的另一实施方式,装置还包含时间决定电路,上述时间决定电路根据从延迟元件各自转送的状态信息来决定事件发生的时间。
[0026]根据插入延迟的装置的另一实施方式,延迟选择信号对各延迟模块表示各延迟模块是否成为生成延迟的状态。
[0027]根据插入延迟的装置的另一实施方式,信号生成电路包含至少一个触发器。
[0028]根据插入延迟的装置的另一实施方式,各延迟模块包含至少一个基于硬件的查找表(Look Up Table:LUT)。
[0029]根据插入延迟的装置的另一实施方式,各延迟模块包含至少一个触发器。
[0030]根据插入延迟的装置的另一实施方式,延迟选择信号通过用户输入决定。
[0031]根据插入延迟的装置的另一实施方式,延迟选择信号为了 TDC通过决定最优的传播延迟的算法决定。
[0032]在一实施方式中,记载了对基于亚稳定性环形振荡器列的时间数字电路(TDC)的开始信号插入延迟的方法。插入延迟的方法包含:接收表示应该编入开始信号的延迟量的决定的延迟选择信号的步骤;根据延迟选择信号对一个或者多个延迟模块进行活性化的步骤,其中,一个或者多个延迟模块是从列状地连接的多个搬送元件中选择的模块;通过向一个或者多个延迟模块中的被活性化的一个发送延迟信号来生成延迟的步骤;向构成为生成开始信号并编入延迟信号的信号生成电路转送延迟信号的步骤。
[0033]根据插入延迟的方法的另一实施方式,插入延迟的方法还包含:在信号生成电路中接收延迟信号的步骤;生成在开始信号中包含延迟信号的开始信号的步骤;将通过生成步骤生成的开始信号向列状地连接的多个搬送元件转送的步骤;在多个搬送元件的各个中接收停止信号的步骤;将针对每一个搬送元件的状态信息向根据状态信息决定事件发生的时间的时间决定电路转送的步骤。
[0034]根据插入延迟的方法的另一实施方式,生成步骤包含使延迟信号通过一个或者多个延迟模块中的被活性化的之一,直到延迟信号到达被指定为最终延迟模块的延迟模块为止,各延迟模块通过接着一个或者多个延迟模块中的被活性化的一个来生成延迟的步骤。
[0035]根据插入延迟的方法的另一实施方式,反馈线连接于最终的延迟模块。
[0036]根据插入延迟的方法的另一实施方式,反馈线连接于信号生成电路。
[0037]根据插入延迟的方法的另一实施方式,延迟生成步骤还包含通过使开始信号通过一个或者多个延迟模块中被活性化的一个逻辑阵列块查找表(LUT)来生成延迟的步骤。
[0038]在一实施方式中,记载了校正基于亚稳定性环形振荡器列的时间数字电路(TDC)的方法。方法包含:接收表示编入开始信号的延迟量的决定的延迟选择信号的步骤;根据延迟选择信号对一个或者多个延迟模块进行活性化的步骤,在此,一个或者多个延迟模块是从列状地连接的多个搬送元件中选择的模块;通过使延迟信号通过一个或者多个延迟模块中的被活性化的一个生成延迟的步骤;对构成为生成开始信号并编入延迟信号的TDC的信号生成电路转送延迟信号的步骤;为了得到针对延迟选择信号的评估值,而使用延迟选择信号测量TDC的性能的步骤;为了得到针对所考虑的各延迟选择信号的对应的评估值,重复针对所考虑的各延迟选择信号的接收步骤、活性化步骤、生成步骤、转送步骤以及测量步骤的步骤;决定所考虑的延迟选择信号中的哪一信号带来最高评估值的步骤。
[0039]一般而言,基于本实施方式的时间数字转换器(TDC)设备包含分别生成与开始信号以及停止信号对应的时间周期所对应的值的至少一个延迟列电路。
[0040]在本实施方式中,为被安装为设置于可编程的逻辑设备,例如,设置于现场可编程门阵列(Field Programmable Gate Arrays:FPGA)的亚稳定性环形振荡器延迟列的TDC提供校正电路。
[0041]亚稳定性环形振荡器用于在信号上生成多重过渡。多重过渡的各个与环形振荡器输入具有一定的时间关系。基于延迟列的TDC的精度依存于延迟列的采样步骤的时间的长度。在延迟列TDC的基于FPGA的实施中,这些采样步骤可能变动到相当大的量。通过利用亚稳定性环形振荡器,多个边缘经由多重碰撞TDC的列来传播。随着以大的容积(bin)测量一个边缘,其接着的边缘或者多个边缘以更小的容积测量。
[00
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1