埋入式磁传感器的制造方法
【技术领域】
[0001]本发明涉及埋入式磁传感器，更详细地，涉及在半导体基板的内部以埋设的形态形成磁场传感元件(或霍尔元件)，并在上述磁场传感元件(或霍尔元件)的上部设有模拟及数字电路部的磁场传感元件(或霍尔元件)及磁传感器(或霍尔传感器)。
【背景技术】
[0002]众所周知，磁场传感元件(或霍尔元件)为利用霍尔效应来掌握磁场的方向和大小的元件，若向通有电流的导体施加磁场，则在与电流和磁场垂直的方向产生电压的效应。即，在磁场传感元件(或霍尔元件)中，在施加磁场(magnetic field)的状态下，四个电极中的两个相向的电极提供电流，剩余两个相向的电极提供沿着与电流垂直的方向产生的霍尔电压，从而检测霍尔电压，来检测磁场的方向和大小。
[0003]并且，这种磁场传感元件(或霍尔元件)适用于通过检测地球的磁场来提供方向信息的数字罗盘或电子罗盘之类的磁传感器(或霍尔传感器)。
[0004]这种磁传感器(或霍尔传感器)利用磁场传感元件(或霍尔元件)的霍尔效应，来提供使使用者了解地球的北和南、东和西的方位的功能，并且，近年来搭载于智能手机等便携式数字设备而使用。在使用于便携式数字设备的情况下，利用移动应用程序(App)，不仅能够使用于地球的方位方面的用途，而且还能使用于位置信息方面的用途，因而能够有用地使用于地图应用程序中。
[0005]但是，磁传感器(或霍尔传感器)为了处理磁场传感元件(或霍尔元件)的检测结果而必须一同使用模拟及数字电路。模拟及数字电路是指用于处理由磁场传感元件(或霍尔元件)所检测的信号的各种电路，例如有低噪声放大器(LNA)、自动增益控制器(AGC)、模数变换器(ADC)、主控制器(main controller)等。
[0006]像这样，磁传感器(或霍尔传感器)与模拟及数字电路一同使用，但到目前为止，上述模拟及数字电路通常以与磁场传感元件(或霍尔元件)在水平方向相邻的方式设计。例如，构成磁场传感元件(或霍尔元件)，并在上述磁场传感元件(或霍尔元件)的侧面方向设置模拟及数字电路。并且，还需要在磁场传感元件(或霍尔元件)和上述电路之间构成绝缘膜等，而电路之间也需要用于绝缘等的各种结构。
[0007]结果，存在无法缩小磁传感器(或霍尔传感器)本身的尺寸的问题，而这最终导致了用于构成磁传感器(或霍尔传感器)的IC芯片(chip)的整个大小也无法缩小的问题。
[0008]这使得最近欲制造更小尺寸的便携式数字设备的研发变得更难。即，如果不缩小磁场传感元件(或霍尔元件)及各种电路本身的大小，则如上所述，由于磁场传感元件(或霍尔元件)和模拟/数字电路的设计位置而难以缩小便携式数字设备的尺寸。并且，若缩小磁场传感元件(或霍尔元件)的大小，则会降低对地球磁场或磁力的灵敏度(sensitivity),因而难以继续缩小。
[0009]因此，有必要通过磁场传感元件(或霍尔元件)及各种电路的位置变更，来改善磁传感器(或霍尔传感器)的结构，以尽可能地确保磁传感器(或霍尔传感器)的面积，又能检测磁场。
[0010](专利文献0001)美国授权专利US4965517号(1"0年10月23日)
[0011](专利文献0002)美国授权专利US6278271号(2001年08月21日)
[0012](专利文献0003)美国授权专利US6545462号(2003年04月08日)
【发明内容】
[0013]本发明用于解决上述的问题，本发明的目的在于，提供为了最大限度地确保磁传感器的面积而使磁场传感元件(或霍尔元件)埋入于利用绝缘体上硅(SOI)基板的半导体基板的内部，并在上述磁场传感元件(或霍尔元件)的上方设置模拟及数字元件的电路结构的磁场传感元件(或霍尔元件)及其磁传感器(或霍尔传感器)。
[0014]S卩，基本上，当从上方观察半导体基板时，本发明防止磁场传感元件(或霍尔元件)向外部露出，并与磁场传感元件(或霍尔元件)隔着层间绝缘膜在上侧设置各种电路结构。
[0015]根据用于实现上述目的的本发明的特征，提供埋入式磁传感器，上述埋入式磁传感器包括:绝缘体上硅基板，包括半导体基板、埋入绝缘层及绝缘体上硅层；传感区域，形成于上述半导体基板；传感器接触部，贯通上述埋入绝缘层，并与上述传感区域相连接；以及电路部，形成于上述绝缘体上硅层。
[0016]上述传感区域包括:N型掺杂区域；以及P型掺杂区域，比上述N型掺杂区域形成得深。
[0017]上述传感器接触部贯通上述绝缘体上硅层而形成，并与金属线相连接，上述金属线与上述电路部相连接。
[0018]上述P型掺杂区域的长度等于或长于上述N型掺杂区域的长度。
[0019]本发明还包括隔离(isolat1n)区域，上述隔离区域形成于上述传感器接触部的周边。
[0020]本发明还包括:层间绝缘膜，形成于上述绝缘体上硅层上；以及磁集极，形成于上述层间绝缘膜上。
[0021]上述磁集极包括表面弯折的面。
[0022]上述磁集极与上述层间绝缘膜相接，并与上述埋入绝缘层直接接触。
[0023]根据本发明的另一特征，提供磁传感器，上述磁传感器包括:半导体基板，传感区域，形成于上述半导体基板，多个传感器接触部，与上述传感区域相连接，以及电路部，形成于上述传感区域上；上述传感区域包括:N型掺杂区域，以及P型掺杂区域，比上述N型掺杂区域更深地掺杂而形成。
[0024]本发明还包括:层间绝缘膜，形成于上述传感器接触部上；以及磁集极，形成于上述层间绝缘膜上。
[0025]在上述传感器接触部的周边还形成深沟区域(DTI)。
[0026]根据以如上所述的方式构成的本发明的磁场传感元件(或霍尔元件)及其磁传感器(或霍尔传感器)，具有如下效果。
[0027]首先，本发明在半导体基板内形成N型掺杂区域，来形成磁场传感元件(或霍尔元件)，并在上述磁场传感元件(或霍尔元件)的上部设置模拟及数字电路，从而具有能够制造大小比以往更小的磁传感器(或霍尔传感器)的效果。
[0028]并且，本发明在半导体基板的N型掺杂区域形成P型上部掺杂区域和P型下部掺杂区域，从而提供与半导体基板的表面平行且狭窄的电流途径。因此，由于能够相对应地防止电流的扩散而提高电流检测的敏感度。并且，能够因P型上部掺杂区域而能够与生成在半导体基板的表面的各种缺陷无关地提高在电极之间流动的电流的流动。
[0029]并且，本发明由于在填充有用于连接磁场传感元件(或霍尔元件)和电路部的导电体的传感器接触部的末端形成有高浓度掺杂区域，因而还可以期待能够降低从磁传感器(或霍尔传感器)中产生的噪音(noise)。
【附图说明】
[0030]图1a为本发明实施例的磁传感器(或霍尔传感器)的剖视图。
[0031]图1b为本发明实施例的磁传感器(或霍尔传感器)的俯视图。
[0032]图2至图9为本发明其他实施例的磁传感器(或霍尔传感器)的剖视图。
[0033]附图标记的说明
[0034]100:S0I 基板101:P 型基板
[0035]102:埋入绝缘层或图层(BOX layer)
[0036]104:S0I 层106:Si 外延层
[0037]108:第一层间绝缘膜110:第二层间绝缘膜
[0038]112:第三层间绝缘膜120:N型导电层
[0039]122:高浓度N型掺杂区域 130:P型上部掺杂区域
[0040]140:P型下部掺杂区域150:模拟数字电路部
[0041]160:第一深沟区域162:第二深沟区域
[0042]164:第三深沟区域I7O:隔离区域(Isolat1n)
[0043]190:传感区域
【具体实施方式】
[0044]以下，参照附图对本发明的优选实施例进行详细说明。
[0045]其中，本发明公开磁场传感元件(或霍尔元件)及磁传感器(或霍尔传感器)结构，磁场传感元件(或霍尔元件)基于多种结构来构成磁传感器(或霍尔传感器)。即，分别基于绝缘体上娃(SOI:Silicon on insulator)基板结构，绝缘体上娃和磁集极(IMC:1ntegrated magnetic concentrator)的并行结构，外延层(Epi)和埋设层(NBL)的并行结构，夕卜延层、埋设层及深沟绝缘(DTI:Deep Trench Isolat1n)结构一同被使用的结构,夕卜延层、埋设层及磁集极一同存在的结构，来构成磁场传感元件(或霍尔元件)，模拟/数字电路位于上述磁场传感元件(或霍尔元件)的上方，从而提供磁传感器(或霍尔传感器)。对这些各个结构进行具体观察。
[0046]图1a为本发明第一实施例的磁传感器(或霍尔传感器)的剖视图。
[0047]第一实施例的磁传感器(或霍尔传感器)为以利用厚的SOI层的SOI基板为基础的结构。众所周知，SOI基板是指在娃处理基板(Silicon handler substrate)和器件用硅基板之间由预定厚度的埋入绝缘层以夹层结构层叠的基板。这