内X的最大横坐标；
[0104]MaxY为在晶圆图表内Y的最大纵坐柄；
[0105]MinX为在晶圆图表内X的最小横坐标；
[0106]MinY为在晶圆图表内Y的最小纵坐标。
[0107] 如图9所示，还需要从设定的起始芯片图形，开始根据所设定的顺时针或逆时针 方向，对每个区域中的芯片逐一进行编号。
[010引 5、获得晶圆图表的1-5区域内的目检芯片图形的数目的方法：
[0109] 根据晶圆出货验收测试（WAT)标准得到表1中所示的获得每个晶圆图表1-5内目 检芯片图形的数量对照表：
[0110] 表1，晶圆芯片图形总片数与每个晶圆图表中的目检芯片图形区域1-5中目检芯 片的数目关系对照表
[0111]
[0112] 如表1中所示：
[0113] 目检芯片图形区域141-目检芯片图形区域144中每个区域的目检芯片图形的个 数=抽样芯片总数（SamplingDieCount);
[0114] 目检芯片区域145中的目检芯片图形个数=实际目检芯片总数-4X抽样芯片总 数=Center_sampling-4XSamplingDieCount。
[0115] 其中，所述的目检芯片图形对应的芯片即为待测晶圆中所需目检的芯片。
[0116] 根据表1中所述的区域内目检芯片个数的计算方法：
[0117] 如待测晶圆的芯片总数（TotalDieCount)为156,晶圆数量（wafercount)为3， 即则由此可W得到：
[011引抽样芯片图形总数
义际n检化片阁形总数
[0120] 即：目检芯片图形区域101-104的四个扇形区域中，每个編形K
n檢芯片图形IX;域！05中的I''''!检芯片数n=义际n换芯片阐形总
[0121]
[0122] 如表1中所示，
衰示不超过中括号内所得数 值的最大整数：
[0123]目P，目检芯片图形区域101-104中每个区域的目检芯片图形的个数为6;
[0124]目检芯片区域145中的目检芯片图形个数为6。
[01巧]可见，本发明所述的方法所划分的5个区域中，所述的第五目检芯片图形区域105 (即圆形区域）的面积与第一-第四目检芯片图形区域101-104 (即四个扇形区域）的面积 相等；其中，四个扇形区域内所含有的芯片数量也相等，而圆形区域内所含有的芯片数量并 不一定等于单个扇形区域内所含有的芯片数量。
[0126] 根据每个区域中的芯片编号依次选取需要目检的芯片图形芯片（即电性测试合格 的芯片对应的芯片图形）与其对应的芯片，遇到无需目检的芯片图形（即电性测试不合格的 芯片对应的芯片图形）及其对应的芯片后自动跳过，不再进行重复目检。
[0127] 如图10中所示，需目检的芯片图形121、无需目检的芯片图形122W及实际抽样 目检芯片图形123对应的芯片，图中每一小网格表示一个芯片，依据实施例1中所述的编号 方法，选定了所需抽检的芯片数量、抽检的规律、W及起始目检芯片图形的位置，从而确定 相应的目检芯片的起始位置。在目检过程中，当遇到无需目检的芯片图形122,则会跳过检 验，系统自动选择下一编号的芯片图形进行抽检，由于晶圆图表与待测晶圆对应地叠加在 一起，目检工艺中还包括将编号后的芯片图形对应的芯片进行目检，遇到无需目检的芯片 时，则跳过检验，选择下一个编号的芯片图形相应的芯片继续进行目检。直到实际目检的芯 片总数满足所需抽检的芯片数。
[012引本实施例中，如无需目检的芯片图形与目检起始芯片重合，则选择距离起始目检 芯片最近的需目检芯片进行芯片的目检。
[0129] 通过本实施例中所述的方法，可W实现晶圆的自动均匀分布并设定目检芯片的数 量和在晶圆图表中的位置，且可W自动跳过无需检验的芯片，可W提高目检的效率和准确 性。
[0130] 根据本实施例中所述的方法为基于待测晶圆中芯片的电性测试结果对晶圆图表 进行区域分区，所述的非圆形区域可W划分为至少两个面积相等的扇形区域，其中优选为2 个、4个、8个面积相等的扇形区域，更优选为4个、8个面积相等的扇形区域，最优选为4个 面积相等的扇形区域。
[0131] 本实施例中所述的晶圆出货检验方法可将晶圆分为9个面积相等的区域，具体如 图11A或图11B中所示，其分区、编号、目检的方法如上述实施中所述的方法一致。
[0132] 其中，图11A中，所述圆形区域的目检起始芯片图形为处于该圆形区域中也位置 处的芯片图形5;
[0133] 所述非圆形区域包括8个扇形区域，且该8个扇形区域构成环绕所述圆形区域的 圆环形状。其中，所述由扇形区域构成的环绕所述圆形区域的圆环形状内包括2个的圆环 形状，具体分区如图11A中所示。
[0134] 而在图11B中，所述圆形区域的目检起始芯片图形为处于该圆形区域中也位置处 的芯片图形9;
[0135] 所述非圆形区域包括8个扇形区域，且该8个扇形区域构成一环绕所述圆形区域 的圆环形状。其中，所述由扇形区域构成的一环绕所述圆形区域的圆环形状内至只含有1 个的圆环形状，具体分区如图11B中所示。
[0136] 在本发明的一个实施例中，待测晶圆经过芯片电性测试后生成晶圆图表，得到的 晶圆图表可分成至少五个面积相等的区域，其中至少包括一个圆形区域，W及到晶圆中也 距离大于圆形区域半径的若干个面积相等的扇形区域，然后对所述区域内的所有芯片进行 编号，根据待测晶圆的芯片总数W及位于该区域中芯片图形的总数来设定该区域所对应的 待测晶圆上进行目检工艺的芯片的数目。可W实现晶圆的自动均匀分区，且可W自动跳过 无需检验（电性测试不合格）的芯片，从而可W提高晶圆目检的效率和准确性，减少人力浪 费，进一步的提高了机台的利用率，节约了生产成本。
[0137] W上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制 于W上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替 代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修 改，都应涵盖在本发明的范围内。
【主权项】
1. 一种晶圆出货检验的方法，其特征在于，其具体步骤包括： 提供一制备有若干芯片的待测晶圆，基于芯片电性测试工艺，生成该待测晶圆的包括 有芯片图形的晶圆图表； 将该晶圆图表划分为若干个面积相等的区域； 于每个所述区域中均设定一芯片图形为目检起始芯片图形，且在任一区域中均以该区 域中设定的目检起始芯片图形为起点，对位于该区域中剩余的芯片图形依次进行编号； 将编号后的晶圆图表与所述待测晶圆对应叠加后，于每个编号后的区域所对应的待测 晶圆上，均以所述目检起始芯片图形所对应的芯片为起点，并按照芯片图形编号顺序依次 对相应的芯片进行目检工艺。2. 根据权利要求1所述的方法，其特征在于，基于待测晶圆上完整的芯片生成所述的 晶圆图表。3. 根据权利要求2所述的方法，其特征在于，所述的晶圆图表中的芯片图形包括需目 检芯片图形与无需目检芯片图形，且于所述待测晶圆上仅对与所述需目检芯片图形对应的 芯片进行目检工艺。4. 根据权利要求3所述的方法，其特征在于，在对所述待测晶圆进行所述电性测试工 艺时，基于电性测试不合格的芯片生成所述不需目检芯片图形，基于电性测试合格的芯片 生成所述需目检芯片图形。5. 根据权利要求1所述的方法，其特征在于，所述若干个面积相等的区域包括圆形区 域和非圆形区域，且该圆形区域的中心与所述晶圆图表的中心重合。6. 根据权利要求5所述的方法，其特征在于，所述圆形区域的目检起始芯片图形为处 于该圆形区域中心位置处的芯片图形。7. 根据权利要求5所述的方法，其特征在于，所述非圆形区域中的目检起始芯片图形 为位于该区域边缘中心处的芯片图形，且该边缘远离所述晶圆图表的中心位置。8. 根据权利要求5所述的方法，其特征在于，所述非圆形区域包括若干个扇形区域，且 该若干个扇形区域构成环绕所述圆形区域的圆环形状。9. 根据权利要求1中的所述的方法，其特征在于，所述的芯片编号为按照顺时针或逆 时针顺序规则进行编号。10. 根据权利要求1所述的方法，其特征在于，位于两个或两个以上区域的芯片图形， 将该芯片图形划分至其中心位置处所在的区域。11. 根据权利要求10所述的方法，其特征在于，于任一所述区域中，均根据所述晶圆图 表中芯片图形的总数和位于该区域中芯片图形的总数来设定该区域所对应的待测晶圆上 进行目检工艺的芯片的数目。
【专利摘要】本发明公开了一种晶圆出货检验的方法，通过基于电性测试的芯片生成晶圆图表，并将该晶圆图表划分为若干个面积相等的区域；于每个所述区域中均设定一目检起始芯片，并以该起始目检芯片图形为起点对位于相应区域中的芯片依次进行编号；在将所述的晶圆图表与待测晶圆叠加，于每个所述区域中，以所述目检起始芯片图形为起点，并按照芯片编号顺序依次对位于该区域中的芯片进行目检工艺，进而实现晶圆的自动均匀分区并设定所需目检的芯片，还可跳过无需目检的芯片，以提高待测晶圆目检的效率和准确性，减少人力浪费，进一步的提高机台的利用率，节约了生产成本。
【IPC分类】G01R31/26
【公开号】CN104977518
【申请号】CN201410141119
【发明人】吴爱国, 吴波, 张学良
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年10月14日
【申请日】2014年4月9日