一种简易的sas、sata信号走线阻抗测试方法

文档序号:9416045阅读:2110来源:国知局
一种简易的sas、sata信号走线阻抗测试方法
【技术领域】
[0001]本发明涉及服务器主板板厂生产品质管控领域,具体涉及一种简易的SAS、SATA信号线走线阻抗测试方法。
【背景技术】
[0002]随着通信科技的不断提升,信号的速率也在不断的提高,尽管在低频情况下,阻抗控制是一个可以忽略的物理规律,但随着信号频率的越来越高,高速信号走线的阻抗就必须要考虑到信号完整性分析中。在目前的服务器主板上,处理器时钟速度和组件切换速度的提高,意味着组件间的互连路径(例如:PCB迹线即PCB trace)不能再视为简单的导线。在实际应用中,快速切换速度或高频(即数字边际速度超过Ins或者模拟频率大于300MHz)的PCB迹线必须视为传输线。其电子特性需要由PCB设计厂商来考虑进来。为了稳定和可预测的高速运行,PCB迹线和PCB绝缘物的电子特性必须要控制好PCB迹线的关键参数走线的特性阻抗。
[0003]为保证客户设计意图的体现而在PCB上所体现的性能的要求,如阻抗控制等。需要提出一种更简易的、方便的SAS、SATA信号阻抗测试方法。

【发明内容】

[0004]本发明的技术任务是针对现有技术的不足,提供一种简易方便的SAS、SATA高速信号阻抗测试方法。本测试方法为保证客户设计意图的体现而在PCB上所体现的性能的要求,如阻抗控制等,可以规避PCB制作工艺不良,带来的信号完整性风险。
[0005]本发明解决其技术问题所采用的技术方案是:
一种简易的SAS、SATA信号走线阻抗测试方法,该方法是通过以下步骤进行的:
1、将线缆Cable接在矢量网络分析仪或其他TDR设备,然后进行Ecal校正,Ecal校正时去除来自仪器硬件的系统误差以及线缆段的影响;
2、接上SAS、SATA的SI测试治具,在阻抗跳变点打上Mark,作为背板或其他SAS、SATAReal Trace的阻抗测试起点;
3、将治具接在待测的DUT上,观察待测DUT上SAS/SATA实际走线的阻抗情况。
[0006]优选的,上述步骤I)中,将线缆Cable接在矢量网络分析仪E5071C及SAS PlugTest Adapter 治具上。
[0007]优选的,上述步骤I)中,Ecal校正时选择Differential l_port除来自仪器硬件的系统误差以及线缆段的影响。
[0008]优选的,上述步骤2)用Deskew的方式,在Ecal校正后校正其他治具时间偏移量,直接将治具上的走线的偏移量去除,忽略掉治具上走线的阻抗变化。
[0009]本发明的一种简易的SAS、SATA信号走线阻抗测试方法与现有技术相比,所产生的有益效果是,可以规避PCB制作工艺不良,带来的信号完整性风险,保证客户设计意图的体现而在PCB上所体现的性能的要求,如阻抗控制等。测试方法方便、能够准确快速的获取trace的阻抗特性曲线,无需焊线或扎点。同时,不需要DUT光板节约研发成本。
【附图说明】
[0010]附图1为本发明的测试流程图。
【具体实施方式】
[0011]下面结合附图1对本发明的简易的SAS、SATA信号走线阻抗测试方法作以下详细地说明。
[0012]一种简易的SAS、SATA信号走线阻抗测试方法,该方法具体的实施步骤如下:
1、将线缆Cable接在矢量网络分析仪或其他TDR设备,然后进行Ecal校正,Ecal校正时选择Differential l_port,去除来自仪器硬件的系统误差以及线缆段的影响,本发明以矢量网络分析仪E5071C及SAS Plug Test Adapter治具举例说明。
[0013]2、接上SAS、SATA的SI测试治具,在阻抗跳变点打上Mark,作为背板或其他SAS、SATA Real Trace的阻抗测试起点。或者用Deskew的校正方式方式,在Ecal校正后校正其他治具时间偏移量的方法,直接将治具上的走线的偏移量去除,即忽略掉治具上走线的阻抗变化。
[0014]3、将治具接在待测的DUT上即可。
[0015]利用SAS、SATA的SI测试治具这种业内标准的测试治具来实现对SAS、SATA信号走线阻抗的量测,测试流程图见附图1。这种测试方法的原理和Coupon测试的原理相同,都是采用了 TDR技术,利用反射原理。TDR设备发出阶跃信号,同时接收模块采集反射信号的时域波形。如果被测件的阻抗是连续的,则信号没有反射,如果有阻抗的变化,就会有信号反射回来。根据反射回波的时间可以判断阻抗不连续点距接收端的距离,根据反射回来的幅度可以判断相应点的阻抗变化。利用这种方法既可以快速获取DUT真实走线的阻抗曲线,便于问题点的管控,又不需要打DUT板卡的光板来进行点测,节约研发生产成本。
[0016]本发明的一种简易的SAS、SATA信号走线阻抗测试方法服务器稳定性测试方法,可以规避PCB制作工艺不良带来的信号完整性风险,保证客户设计意图的体现而在PCB上所体现的性能的要求,如阻抗控制等。
【主权项】
1.一种简易的SAS、SATA信号走线阻抗测试方法,其特征在于,该方法是通过以下步骤实现的: 1)、将线缆Cable接在矢量网络分析仪或其他TDR设备,然后进行Ecal校正,Ecal校正时去除来自仪器硬件的系统误差以及线缆段的影响; 2)、接上SAS、SATA的SI测试治具,在阻抗跳变点打上Mark,作为背板或其他SAS、SATAReal Trace的阻抗测试起点; 3)、将治具接在待测的DUT上,观察待测DUT上SAS/SATA实际走线的阻抗情况。2.根据权利要求1所述的一种简易的SAS、SATA信号走线阻抗测试方法,其特征在于,将线缆Cable接在矢量网络分析仪E5071C及SAS Plug Test Adapter治具上。3.根据权利要求1所述的一种简易的SAS、SATA信号走线阻抗测试方法,其特征在于,Ecal校正时选择Differential 1-port除来自仪器硬件的系统误差以及线缆段的影响。4.根据权利要求1所述的一种简易的SAS、SATA信号走线阻抗测试方法,其特征在于,用Deskew的方式,在Ecal校正后校正其他治具时间偏移量,直接将治具上的走线的偏移量去除,忽略掉治具上走线的阻抗变化。
【专利摘要】本发明提出一种简易的SAS、SATA信号走线阻抗测试方法,该方法是通过以下步骤进行的:1)、将线缆Cable接在矢量网络分析仪或其他TDR设备,然后进行Ecal校正,Ecal校正时去除来自仪器硬件的系统误差以及线缆段的影响;2)、接上SAS、SATA的SI测试治具,在阻抗跳变点打上Mark,作为背板或其他SAS、SATA?Real?Trace的阻抗测试起点;3)、将治具接在待测的DUT上,观察待测DUT上SAS/SATA实际走线的阻抗情况。本发明能够准确快速的获取trace的阻抗特性曲线,无需焊线或扎点。同时,不需要DUT光板节约研发成本。
【IPC分类】G01R27/16
【公开号】CN105137196
【申请号】CN201510525941
【发明人】朱黎
【申请人】浪潮电子信息产业股份有限公司
【公开日】2015年12月9日
【申请日】2015年8月25日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1