专利名称：利用高介电系数的绝缘材料降低走线阻抗的高速电路板的制作方法
技术领域：
本发明涉及一种利用高介电系数绝缘材料来降低走线阻抗的高速电路板，特别涉及一种布设于高速低阻抗走线供高速信号使用的电路板。
背景技术：
参照图1，是一种公用的板厚1.6mm的四层电路板，该电路板的第一及四层为信号走线层S1、S2、第二层为电源层Power及第三层为接地层GND，且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层I1及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层I2，第一绝缘层I1为基材(thin core)而第二绝缘层I2为胶片(prepreg)，第一绝缘层I1的厚度H1为47mil与第二绝缘层I2的厚度H2为5mil，一般厂商采用玻璃纤维强化环氧树脂来制成第一、二绝缘层I1、I2，故第一、二绝缘层I1、I2的介电系数系为4.5。
一般电路板上的信号走线层S1、S2上除了布设电子零件外，还会有许多走线用以电性连接前述的电子零件与提供电路板与其他装置电性连接的电气路径，而对于信号于这些走线上传输的特性好否主要的决定要件之一是其相对阻抗，而由于图1中的第一与第二信号走线层为对称性的结构，所以第一信号走线层S1的相对于金属层(即指电源层POWER)阻抗会等于第二信号走线层S2的相对于金属层(即接地层GND)的阻抗，因而在以下仅以计算第一信号走线S1的相对阻抗作代表，再参照图2，以目前业界惯用的条件依下列公式1来计算第一信号走线层S1的相对阻抗Z0Z0=(87E+1.414)ln(5.98H0.8W+T)]]>……公式1
其中E＝介电系数＝4.5H＝第二绝缘层I2的厚度5milW＝线宽＝5milT＝信号走线层的厚度＝0.7mil而后，依上列公式1与实验检验后，信号走线层S1对的相对阻抗值Z0＝60欧姆＝第二信号走线层S2的相对阻抗。
然而，以目前依因特网对于电路板上的高速低阻抗走线的阻抗要求在于28±10％欧姆，而此高速低阻抗走线可应用RAMBUS的静态随机存取存储器(DRAM)的布局等等，以前述公用四层电路板来说，欲由60欧姆降低至28欧姆，则以上列公式加上实验的结果，则走线的宽度W必须增加为21mil，而一般为了避免信号的相互干扰、串音等因素，所以线距S(即指两两走线中相互间隔的距离)比线宽W的比例为1∶1，因而线距S也需为21mil。但今日电路板明显朝短小轻薄的发展趋势，使得可供布局(layout)的面积愈来稀少珍贵，而此种需要如此大的空间的高速低阻抗的走线(每一条走线需42mil)形成上布局困难。
发明内容
因此，本发明的一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，以达缩小高速低阻抗的走线的线宽。
本发明的再一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，达到提高走线布局密集度以符合经济效应。
本发明的又一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，达到板厚符合工业标准的功效。
于是，本发明提供一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层的介电系数为一高于该第一介电系数的第二介电系数，而位于为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为前述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
本发明的其他特征及优点，在以下结合附图的较佳实施例的详细说明中，将可清楚的明白，在附图中图1是一公用四层电路板的示意截面图。
图2是公用四层电路板的局部示意截面图。
图3是本发明的一第一较佳实施例的一示意截面图，此实施例是一四层电路板。
图4是本发明的一第二较佳实施例的一示意截面图，此实施例是一六层电路板。
图5是图4中第二较佳实施例的局部剖视图。
图6是本发明的一第三较佳实施例的一示意截面图，此实施例是一八层电路板。
图7是图6的第三较佳实施例的局部剖视图。
图8是本发明的一第四较佳实施例的示意截面图，此实施例是一十层电路板。
图9是本发明的一第五较佳实施例的示意截面图，此实施例是一十二层电路板。
图10是本发明的一第六较佳实施例的示意截面图，此实施例是一十六层电路板。
具体实施例方式
应注意的是，本说明书中的各图示仅为说明各层之间的关系而绘示，其尺寸规格并非实际应用时的标准规格。
参照图3，是本发明的第一较佳实施例，在本实施例中，该电路板1是四层电路板，该电路板1的第一、四层为信号走线层S1、S2，且该等信号走线层S 、S2亦供电子零件布设与布局走线，而该电路板1的第二层及第三层皆为一金属层而依其电路设计中所扮演的角色来作为电源层POWER或接地层GND，在此第二层作为电源层POWER，及第三层作为接地层GND，此外，该电路板由上而下依序具有用来电性隔离前述各层的一第一绝缘层11、一第二绝缘层12与一第三绝缘层13，对厂商而言，第二绝缘层12是基材(thin core)而第一与第三绝缘层11、13是胶片(prepreg)。
如前所提及，电路板1中欲供布局高速低阻抗走线的各信号走线层-S1、S2的相对阻抗值最好在于因特网规定的高速低阻抗线路理论阻抗值25.2～30.8欧姆范围内，而如以前述公式1来说若要使相对阻抗降低的话，可利用降低绝缘层的厚度H或者增加介电系数E等方式，然而各种不同层数电路板的总厚度与绝缘层的厚度实际上早有业界规范数值，所以若过度降低绝缘层厚度来说，则电路板的特性随之改变，使得整体布局亦要随之大幅变动，况且电路板的总厚度亦会不再符合工业标准厚度，造成使用上的困难。
因而本发明在不过度变更电路板原本厚度等设定条件下，利用提高相邻欲布设高速低阻抗走线的信号线层的部分绝缘层11、13的介电系数来降低相对阻抗，而且为了避免信号于走线传输中过度损耗，而造成过高的信号传输损失，所以寻找代替的绝缘材料除了高介电系数外还需符合低消耗因子(Dissipation Factor)的要求。再者，为了方便电路板对称性压合，厂商设计大都使对称位置的绝缘层(如第一与第三绝缘层11、13)的厚度相同，不仅制造上较为方便，亦较符合现今的制造方式，所以，在本实施例中，设定第一与第二信号走线层S1、S2皆可用来布局高速低阻抗的走线，故依照前述图2与公式1，对邻近两信号走线层S1、S2的第一与第二绝缘层11、13的材料进行改良。以往厂商所应用在绝缘层11、12、13的材料皆是介电系数为4.5的玻璃纤维强化环氧树脂，故本发明寻找介电系数高于4.5且低消耗因子的材料来制造第一与第三绝缘层11、13。
应注意的是，本实施例的下列说明是针对四层电路板的工业标准的板厚为1.6mm来说明，但本发明的实施应不限于板厚1.6mm的四层电路板1同时参照图3，设定第二绝缘层12仍然使用介电系数4.5的玻璃纤维强化环氧树脂，不作变更，而第一与第三绝缘层11、13改变成利用介电系数高于4.5的高介电系数且为低消耗因子的绝缘材料来制成，在本实施例中，选用陶瓷充填的聚四氟乙烯(Ceramic filled Teflon)介电系数来作为第一与第三绝缘层11、13的绝缘材料，而其介电系数为10.2与消耗因子等于0.002，以下列公式2(实际上公式2与前述的公式1相同，为了便于了解在此再重列一次)假定第一信号走线层S1相对金属层(即电源层POWER)的阻抗值Z1为28欧姆(由于电路板为对称性结构，所以Z1等于第二信号走线层S2相对金属层(接地层GND)的阻抗值Z2)来反推线宽W的数值Z0=87E+1.41ln{5.98H20.8W+T1}]]>……公式2其中E＝介电系数＝10.2H2＝第一与第三绝缘层11、13的厚度T1＝第一信号走线层S1的厚度＝0.7mil故根据前述的概念与数据，本发明利用上列的方式经多次实验后，求出在此实施例中，第一与第二信号走线层S1、S2的线宽W降低为12mil，而根据业界公定的线宽比线距为1的公定比值(为了避免信号相互干扰与串音等因素)，线距亦降低为12mil，因而于第一与第二信号走线层S1、S2上布局每一条高速低阻抗的走线仅需24mil(12mil+12mil＝24mil)。
依据前述，因此本发明有下列的优点1.大幅缩小高速低阻抗走线所需的线宽在本实施中变更邻近第一与第二信号走线层S1、S2的局部绝缘层11、13由较高介电系数与低消耗因子的绝缘材料(如陶瓷填充的聚四氟乙烯)，以使得信号走线层S1、S2的相对阻抗Z1、Z2落于至符合英代尔规定的高速低阻抗走线的28±10％欧姆内，因而明显有别公用的电路板利用增加线宽W至21mil来降低阻抗，所以本实施例中的高速低阻抗走线的线宽可大幅降低至12mil，故本发明确实可达到降低高速低阻抗走线的宽度的发明目的。
2.电路板的厚度符合工业标准由于在本实施例中，不需调整电路板的各绝缘层11、12、13厚度，使其整体电路板的厚度仍为为原本的厚度(如1.6mm)，符合工业标准，故在本发明中不需过度改变电路板原本的设计，即可使电路板的总厚度可符合工业标准。
3.适用于高速信号因阻抗值Z1、Z2在因特网规定的高速低阻抗走线理论阻抗值25.2～30.8欧姆范围内，故适用于高速低阻抗信号，例如因特网主推的RAMBUS存储器布局的所需走线，符合现今制造业往高速信号发展的趋势，使产品的利用价值及竞争力可提高。
4.符合经济效应由于仅需改变部分压合条件如绝缘层的材料，即可达到高速低阻抗信号所要求的阻抗值，而不需花费大量人力、物力，来修改电路板上布局，可大幅降低修改所花费的人力及物力，以达到符合经济效应，而且由于线宽与线距与公用电路相比也可大幅下降(由42mil降低至24mil)，因而更能有效利用电路板上稀少珍贵的面积，以提高布局效率，更能符合今日电路板朝短小轻薄的趋势发展，使得产品更具竞争力。
应注意的是，本发明使邻近信号走线层的局部绝缘层使用较高介电系数与低消耗因子材料与剩余绝缘层仍沿用公用的玻璃纤维强化环氧树脂的概念亦可应用于其他种类的电路板中，以利用前述第一实施例所揭露的方式，在电路板总厚度符合工业标准下，来达到阻抗值符合因特网规定的高速低阻抗线路理论值与不过度变更电路板原本设计条件的优点，并不应受限于四层电路板，兹列举数种不同层数的电路板说明。
首先说明的是，电路板是以对称结构进行压合，所以为了设计的方便，电路板的层数的递增是以偶数累增，如四层电路板、六层电路板、八层电路板..等等，然而，随着电路板层数的增加，信号走线层的层数亦随之增加，举例来说，当六层电路板时，则可能有三层或四层的信号走线层，而实际应用上可能并不需所有的信号走线层都用来布局高速低阻抗线路，因此电路板的设计上可仅选择这些信号走线层中的一层或两层来改变紧接它的绝缘层的制成材料为高介电系数与低消耗因子即可。再者，若信号走线层邻近金属层(即指接地层或电源层)，则因金属遮蔽效应等等因素而较适于行走高速信号，所以本发明从邻近金属层的信号走线层中来选择其中的一层或偶数层来改变其电路特性，以使其更适合布局高速低阻抗线路。然而，在这些位于金属层的一侧的信号走线层中选择偶数个信号走线层作为布设高速低阻抗信号的层时，一般选择相对于电路板的中心为对称层的信号走线层为佳(如前述四层电路板1的第一信号走线层S1与第二信号走线层S2)以方便电路板压合。
参照图4，是本发明的第二较佳实施例。此实施例的电路板2为六层电路板，其中第一层、第三层、第四层与第六层皆为信号走线层S1、S2、S3、S4，第二层为接地层GND与第五层为电源层POWER。此电路板2也具有用以间隔支撑前述各层的第一绝缘层21、第二绝缘层22、第三绝缘层23、第四绝缘层24与第五绝缘层25。
在此实施例中，由前述公式2可知，也可如前述的第一实施例般，改变邻近外层信号走线层S1、S4(指第一实施例的电路板1的第一与第二信号走线层S1、S2)的第一与第五绝缘层21、25的材料为高介电系数与低消耗因子材料(如陶瓷填充的聚四氟乙烯)，即可使第一与第四信号走线层S1、S4改变成适于布局高速低阻抗的走线的层并兼具前述实施例的优点。
同时参照图5，关于夹置于两金属层(即接地层GND与电源层POWER)的两相邻信号走线层S2、S3的相对阻抗，由于条件相同，所以第二信号走线层S2相对接地层GND与电源层POWER的相对阻抗Z3等于第三信号走线层S3相对接地层GND与电源层POWER的相对阻抗Z4，两者相对阻抗可以下列公式3表示之，首先说明依业界规定电路板2的外层(如第一与第二走线层S1、S2)的厚度为0.7mil，而内层(如第一至第三接地层GND1-GND2、第二与第三信号走线层S2、S3与电源层POWER)的厚度为1.4milZ3=80[A4(A+D+T2)]Eln{1.9(2A+T2)0.8W+T2}]]>……公式3其中E＝介电系数＝在此为10.2A＝第二绝缘层的厚度＝第四绝缘层的厚度T2＝位于内层的第二信号走线层的厚度＝第三信号走线层的厚度＝1.4milD＝第三绝缘层的厚度W＝线宽由上述公式中可知随着介电系数E的增加，则第二信号走线层S2与第三信号走线层S3的相对阻抗随之下降，因而可利用高介电系数与低消耗因子的材料来制成第二、第三与第四绝缘层22、23、24，即可使第二与第三信号走线层S2、S3的相对阻抗下降，随之亦不需增加线宽与线距，因而在第二实施例中，亦可变更第二、第三与第四绝缘层22、23、24的材料为高介电系数与低消耗因子的材料，来使得内层的第二与第三信号走线层S2、S3成为可以低线宽、线距布局高速低阻抗走线，因而也可达到前述第一实施例的优点。
再者，如图6，是本发明的第三实施例。此实施例的电路板3是八层电路板，其第一层、第三层、第六层与第八层依序为第一、第二、第三与第四信号走线S1、S2、S3、S4，第二层、第四层与第七层依序为第一、第二与第三接地层GND1、GND2、GND3，以及第五层为电源层POWER。而在电路板3的各层间依序夹置分别并支撑各层的第一至第七绝缘层31-37。在此实施例中，依照前述第一实施例的公式2可知，可变更第一与第七绝缘层31、37利用相较于其他绝缘层32-36的介电系数(如公用介电系数为4.5的玻璃纤维强化环氧树脂)高并低消耗因子的绝缘材料(如介电系数为10.2的陶瓷填充的聚四氟乙烯)，来使第一与第四信号走线层S1、S4为适合布局高速低阻抗走线的层并达到前述第一实施例的优点。
或者，结合图7，来说明第二或第三信号走线层S2、S3也可改变邻接其绝缘层32、33或35、35来使其适合以低线宽与线距来布局高速低阻抗走线，由于电路板3为对称性压合，所以第二信号走线层S2相对第一接地层GND1与第二接地层GND2的相对阻抗Z5＝第三信号走线层S3相对电源层POWER与第三接地层GND3的相对阻抗Z6，第二信号走线层S2的相对阻抗Z5可以下列公式4表示之Z5=60Eln{4B0.67πW(0.8+TW)}]]>……公式4其中E＝介电系数＝在此为10.2W＝线宽T＝第二信号走线层S2的厚度＝1.4milB＝两金属层之间的厚度＝第一与第二接地层GND1与GND2之间的厚度由公式4中可知随着介电系数E的增加，则第二信号走线层S2的相对阻抗Z5随之下降，则不需增加线宽W来达到低阻抗，因而在此第三实施例中，除了前述提及可变更第一与第七绝缘层31、37的材料为高介电系数与低损耗因子，来选择第一与第四信号走线层S1、S4来布局高速低阻抗走线外，也可变更第二与第三绝缘层32、33或第五与第六绝缘层35、36的材料为高介电系数与低消耗因子的材料(如陶瓷填充的聚四氟乙烯)，以使第二或第三信号走线层S2、S3可以低线宽与线距来布局高速低阻抗的走线，或者可同时变更第二、三、五、六绝缘层32、33、35、36为高介电系数与低消耗因子的材料，来使第二与第三信号走线层S2、S3都可布局高速低阻抗走线，因而本实施例中可依使用者需求选择邻近任一或任二信号走线层的绝缘层材料使其适于布设高速低阻抗走线并可达到前述第一实施例所达到的优点。
此外，如图8，是本发明的第四实施例。此实施例的电路板4是十层电路板，其第一层、第三层、第四层、第七层、第八层与第十层依序为第一、第二、第三、第四、第五与第六信号走线层S1、S2、S3、S4、S5、S6，第二层、第五层与第九层依序为第一、第二与第三接地层GND1、GND2、GND3，以及第六层为第一电源层POWER。而此电路板4的各层间依序以第一至第九绝缘层41-49来电性间隔与支撑。在本实施例中，由于有六层信号走线层S1-S6，且各信号走线层S1-S6都有至少一侧紧接金属层(电源层或接地层)，在此实施例中，可使第一绝缘层41与第九绝缘层49的介电系数高于其他绝缘层42-48(如陶瓷填充的聚四氟乙烯)，让第一与第六信号走线层S1、S6布局高速低阻抗走线；或者，使第二、第三与第四绝缘层42、43、44的介电系数高于其他绝缘层41、45-49的介电系数，让第二信号走线层S2与第三信号走线层S3适于布局高速低阻抗线路；或者，使第六、第七与第八绝缘层46、47、48使用介电系数高于其他绝缘层41-45、49的介电系数的材料(如陶瓷填充的聚四氟乙烯)，让第四与第五信号走线层S4、S5适于布局高速低阻抗线路，而依据前述第一实施例的说明与公式2、3，可证明前述本实施例的各种变更都能具有第一实施例的优点。
再者，如图9，是本发明的第五实施例。此实施例是十二层电路板5，其第一层、第三层、第六层、第七层、第十层与第十二层依序为第一、第二、第三、第四、第五与第六信号走线层S1、S2、S3、S4、S5、S6，第二层、第五层、第九层与第十一层依序为第一、第二、第三与第四接地层GND1、GND2、GND3、GND4，以及第四层与第八层依序为第一与第二电源层POWER1、POWER2。此电路板5的各层间依序以第一至第十一绝缘层51-61来间隔支撑。依前述的说明可知，在本实施例中，是可让第一与第十一绝缘层51、61的介电系数高于其他绝缘层52-60的介电系数，以使第一与第六信号走线层S1、S6适于以低线宽与线距布局高速低阻抗走线；或者为了让第二或第五信号走线层S2、S5适于布局高速低阻抗走线，则使第二与第三绝缘层52、53或第九与第十绝缘层59、60的材料为介电系数高于其他绝缘层51、54-58、61的介电系数的材料(如陶瓷填充的聚四氟乙烯)，或同时使第二与第五信号走线层S2、S5适于布局高速低阻抗走线亦可；亦或，可使第五、第六与第七绝缘层55、56、57的介电系数高于其他绝缘层54-54、58-61的介电系数，以使第三与第四信号走线层53、54能布局高速低阻抗走线，并在此实施例中的各种实施态样都可达到前述第一实施例的功效。
最后，如图10，是本发明的第六实施例。此实施例是十六层电路板7，其第一层、第三层、第六层、第七层、第十层、第十一层、第十四层与第十六层依序为第一、第二、第三、第四、第五、第六、第七与第八信号走线层S1-S8，第二层、第五层、第九层、第十三层与第十五层依序为第一、第二、第三、第四与第五接地层GND1-GND5，以及第四层、第八层与第十二层依序为第一、第二与第三电源层POWER1、POWER2、POWER3。此电路板7的各层间亦依序以第一至第十五绝缘层71-85来间隔彼此。在本实施例中，可使第一绝缘层71与第十五绝缘层85的介电系数高于其他绝缘层72-84，以使第一信号走线层S1与第八信号走线层S8适于以低线宽、线距布局高速低阻抗走线；或者，可使第二与第三绝缘层72、73或第十三与第十四绝缘层83、84使用相较于其他绝缘层71、74-82、85为较高介电系数的材料(陶瓷填充的聚四氟乙烯)，以使第二或第七信号走线层S2、S7适于以低线宽、线距布局高速低阻抗走线，亦或同时使第二与第七信号走线层S2、S7都可以低线宽、线距布局高速低阻抗走线；或者，使第五、第六与第七绝缘层75、76、77或第九、第十与第十一绝缘层79、80、81的介电系数高于其他绝缘层71-74、78、82-85的介电系数，以使第三与第四信号走线层S3、S4或第五与第六信号走线层S5、S6可以低线宽、线距布局高速低阻抗走线，亦可使第三、第四、第五与第六信号走线层S3、S4、S5、S6皆可以低线宽、线距布局高速低阻抗走线。同时此实施例的各种实施形式也应具有第一实施例的优点。
应注意的是，由于前述第二至第六实施例都可应用较高介电系数与低消耗因子的绝缘层来改变信号走线层的电路特性，所以都可达大幅缩小高速低阻抗走线所需的线宽与线距、电路板的厚度符合工业标准、适于高速信号、符合经济效应等优点。
以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求范围及说明书内容所作的简单的等效变化与修饰，皆应仍属本发明权利要求涵盖的范围内。
权利要求
1.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
2.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是四层电路板，该电路板的第一及四层依序为第一与第二信号走线层、第二层为接地层及第三层为电源层，且该电路板具有一位于该电路板的第一及二层之间的第一绝缘层、一位于该电路板的第二及三层之间的第二绝缘层与一位于该电路板的第三及四层之间的第三绝缘层，其特征在于该第二绝缘层的介电系数为一第一介电系数，而该第一与该第三绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第二信号走线层的走线线宽与线距。
3.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是六层电路板，该电路板的第一层、第三层、第四层与第六层依序为第一、第二、第三与第四信号走线层、第五层为电源层及第二层为接地层，该电源层与该接地层为金属层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三层绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
4.如以利要求3所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二、第三与第四绝缘层的介电系数是一第一介电系数，该第一与第五绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第四信号走线层的走线线宽与线距。
5.如利要求3所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一与第五绝缘层的介电系数是一第一介电系数，而该第二、第三与第四绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二与第三信号走线层的走线线宽与线距。
6.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是八层电路板，该电路板的第一层、第三层、第六层与第八层依序为第一、第二、第三与第四信号走线层，第二层、第四层与第七层依序为第一、第二与第三接地层及第五层为电源层，该等接地层与电源层为金属层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三层绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
7.如权利要求6所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二、第三、第四、第五与第六绝缘层的介电系数是一第一介电系数，而该第一与第七绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第四信号走线层的走线线宽与线距。
8.如权利要求6所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四、第五、第六与第七绝缘层的介电系数是一第一介电系数，而该第二与第三绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二信号走线层的走线线宽与线距。
9.如权利要求6所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四与第七绝缘层的介电系数是一第一介电系数，而该第五与第六绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第三信号走线层的走线线宽与线距。
10.如权利要求6所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四与第七绝缘层的介电系数是一第一介电系数，而该第二、第三、第五与第六绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二与第三信号走线层的走线线宽与线距。
11.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是十层电路板，该电路板的第一层、第三层、第四层、第七层、第八层与第十层依序为第一、第二、第三、第四、第五与第六信号走线层，第六层为电源层，及第二层、第五层与第九层依序为第一、第二与第三接地层，前述接地层与电源层为金属层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
12.如权利要求11所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二、第三、第四、第五、第六、第七与第八绝缘层的介电系数是一第一介电系数，而该第一与第九绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第六信号走线层的走线线宽与线距。
13.如权利要求11所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第五、第六、第七、第八与第九绝缘层的介电系数是一第一介电系数，而该第二、第三与第四绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二与第三信号走线层的走线线宽与线距。
14.如权利要求11所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第五与第九绝缘层的介电系数是一第一介电系数，而该第六、第七与第八绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第四与第五信号走线层的走线线宽与线距。
15.如权利要求11所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第五与第九绝缘层的介电系数是一第一介电系数，而该第二、第三、第四、第六、第七与第八绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二、第三、第四与第五信号走线层的走线线宽与线距。
16.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层与第十二层依序为第一、第二、第三、第四、第五与第六信号走线层，第四层与第八层依序为第一与第二电源层，及第二层、第五层、第九层与第十一层依序为第一、第二、第三与第四接地层，该电源层与接地层为金属层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
17.如权利要求16所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二、第三、第四、第五、第六、第七、第八、第九与第十绝缘层的介电系数是一第一介电系数，该第一与第十一绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第六信号走线层的走线线宽与线距。
18.如权利要求16所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四、第五、第六、第七、第八、第九、第十与第十一绝缘层的介电系数是一第一介电系数，该第二与第三绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二信号走线层的走线线宽与线距。
19.如权利要求16所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第五、第六、第七、第八与第十一绝缘层的介电系数是一第一介电系数，该第九与第十绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第五信号走线层的走线线宽与线距。
20.如权利要求16所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四、第五、第六、第七、第八与第十一绝缘层的介电系数是一第一介电系数，该第二、第三、第九与第十绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二与第五信号走线层的走线线宽与线距。
21.如权利要求16所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第八、第九、第十与第十一绝缘层的介电系数是一第一介电系数，该第五、第六与第七绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第三与第四信号走线层的走线线宽与线距。
22.一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板是十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层与第十六层依序为第一、第二、第三、第四、第五、第六、第七与第八信号走线层，第四层、第八层与第十二层依序为第一、第二与第三电源层，及第二层、第五层、第九层、第十三与第十五层依序为第一、第二、第三、第四与第五接地层，该电源层与接地层为金属层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层、一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
23.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三与第十四绝缘层的介电系数为一第一介电系数，而该第一与第十五绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第一与第八信号走线层的走线线宽与线距。
24.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四与第十五绝缘层的介电系数为一第一介电系数，而该第二与第三绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二信号走线层的走线线宽与线距。
25.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二与第十五绝缘层的介电系数为一第一介电系数，而该第十三与第十四绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第七信号走线层的走线线宽与线距。
26.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第四、第五、第六、第七、第八、第九、第十、第十一、第十二与第十五绝缘层的介电系数为一第一介电系数，而该第二、第三、第十三与第十四绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第二与第七信号走线层的走线线宽与线距。
27.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第八、第九、第十、第十一、第十二、第十三、第十四与第十五绝缘层的介电系数为一第一介电系数，而该第五、第六与第七与绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第三与第四信号走线层的走线线宽与线距。
28.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第五、第六、第七、第八、第十二、第十三、第十四与第十五绝缘层的介电系数为一第一介电系数，而该第九、第十与第十一绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第五与第六信号走线层的走线线宽与线距。
29.如权利要求22所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一、第二、第三、第四、第八、第十二、第十三、第十四与第十五绝缘层的介电系数为一第一介电系数，而该第五、第六、第七、第九、第十与第十一绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，以降低该第三、第四、第五与第六信号走线层的走线线宽与线距。
30.如权利要求1至29中的任一项所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第一介电系数是4.5。
31.如权利要求30所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，该第二介电系数是大于4.5。
32.如权利要求30所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，为该第一介电系数的绝缘层的材料是玻璃纤维强化环氧树脂。
33.如权利要求31所述的利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，其中，为该第二介电系数的绝缘层的材料是陶瓷填充的聚四氟乙烯。
全文摘要
利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而位于为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。
文档编号H05K1/02GK1404351SQ0113240
公开日2003年3月19日 申请日期2001年8月30日 优先权日2001年8月30日
发明者郑裕强 申请人:神达电脑股份有限公司