制器PLC 的一部分数字量输出端口，例如数字量输出端口 PLC_DO~PLC_D13,而电平转换/缓冲电路 AA的输出端口连接译码器DC的输入端口 DC_DO~DC_D13。继电器阵列RA的控制端口与 译码器DC的其余输出端口 DC_0P1~DC_0P16383顺序连接，且继电器阵列RA的复位端口 RST连接可编程逻辑控制器PLC的一个数字量输出端口 PLC_D15。绝缘测试仪頂的脉冲触 发端口 TRIG连接可编程逻辑控制器PLC的一个数字量输出端口 PLC_D14,且绝缘测试仪頂 的报警输出端口 ALM连接可编程逻辑控制器PLC的数字量输入端口 PLC_DI。其中，绝缘测 试仪頂的高压探棒HV集中连接继电器阵列RA中的每个继电器的置位接点S。绝缘测试仪 頂的低压探棒GND集中连接继电器阵列RA中的每个继电器的复位接点R。继电器阵列RA 中的继电器Κη (η为序号，且为1~16383的16383个连续的自然数）的接点公共端口 COM 分别与分布式控制系统的控制柜中的端子Xn按顺序相连，其中每个继电器Kn的序号和控 制柜中与其公共端口 COM相连的端子Χη的序号相同。如图1所示，一台个人计算机PC作 为控制可编程逻辑控制器PLC的上位机。其中，个人计算机PC通过一根通讯电缆3和可编 程逻辑控制器PLC相连。当对分布式控制系统控制柜中每个回路L(i)逐个进行绝缘测试 时，被测回路中的所有端子全部被连接到绝缘检测仪頂的高压探棒HV，而非被测回路中的 端子连接绝缘检测仪頂的低压探棒GND。
[0051] 如图2所示，可编程逻辑控制器PLC作为编码器将一组十进制变量的数值转换为 一组14位二进制数值。可编程逻辑控制器PLC具有16个数字量输出端口 PLC_D0~PLC_ D15,其中在输入端口和输出端口上加载+24V电压的情况下为信号1，而在电压为0V的情况 下为信号〇。电平转换/缓冲电路ΑΑ包括14个光耦UB_0~UB_13、14个开关晶体管ΤΒ_0~ ΤΒ_13以及光耦和开关晶体管的附属电阻。其中，光耦UB_0~UB_13内部的发光二极管的 阳极分别连接电平转换/缓冲电路AA的14个输入端口，且光耦UB_0~UB_13内部的发光 二极管的阴极分别通过一个限流电阻接地。光耦UB_0~UB_13内部的光电晶体管的集电 极并联连接+5V电源。光耦UB_0~UB_13内部的光电晶体管的发射极分别连接到电平转 换/缓冲电路AA的14个输出端口并经过下拉电阻接地。电平转换/缓冲电路AA接收来 自可编程逻辑控制器PLC的数字量输出端口 PLC_D0~PLC_D13的+24V电压的14位二进 制码，并将其转换为+5V的TTL电平二进制码输出，以驱动译码器DC。以电平转换/缓冲电 路AA的第一输入端口和相应的第一输出端口为例。当第一输入端口为0V时，光耦UB_0的 发光二极管不发光，光耦UB_0的光电晶体管截止，光耦UB_0的光电晶体管的发射极电位被 下拉电阻拉到0V，与之相连的开关晶体管ΤΒ_0的基极电压为0V，因此ΤΒ_0截止导致ΤΒ_0 的发射极电压被下拉电阻拉至0V，于是电平转换/缓冲电路AA的第一输出端为0V。当AA 的第一输入端口为高电平+24V时，光耦UB_0的发光二极管发光，光耦UB_0的光电晶体管 导通，因此光耦UB_0的光电晶体管的发射极电压变为+5V，与之相连的开关晶体管ΤΒ_0的 基极电压变为+5V，因此开关晶体管ΤΒ_0导通导致开关晶体管ΤΒ_0的发射极电压被上拉 至+5V，于是电平转换/缓冲电路AA的第一输出端的电压为+5V。
[0052] 译码器DC由复数片4线-16线TTL译码器集成电路74LS154或者复数片复杂可 编程逻辑电路CPLD构成。如图4所示，译码器DC由1093片74LS154型4线-16线译码器 组成。第一级1024片芯片U_1~U_1024的输入端A、B、C、D分别各自并联，并作为译码器 DC输入端的DC_D0、DC_D1、DC_D2、DC_D3的4位地址位，第一级1024片74LS154芯片U_1~ U_1024的输出端共有16X 1024 = 16384个输出端作为译码器DC的输出端。第二级64片 74LS154芯片UC_1~UC_64的输入端A、B、C、D各自并联，并作为译码器DC输入端的DC_ D4、DC_D5、DC_D6、DC_D7 的 4 位地址位，64 片 74LS154 芯片 UC_1 ~UC_64 的共 16X64 = 1024个输出端作为片选线分别连接第一级1024片芯片U_1~U_1024的片选端CE。第三 级4片芯片UD_1~UD_4的输入端A、B、C、D各自并联，并作为译码器DC输入端的DC_D8、 DC_D9、DC_D10、DC_D11的4位地址位，4片芯片UD_1~UD_4的共16X4 = 64个输出端作 为片选线分别连接第二级64片芯片UC_1~UC_64的片选端CE。第四级1片芯片UE_1的 输入端A、B作为译码器输入端的DC_D12、DC_D13的两位地址位，芯片UE_1的共16个输出 端中的第〇、1、2、3端作为片选线分别连接第三级4片芯片UD_1~UD_4的片选端CE。译码 器DC的功能是14线-16384线译码器或称14线-16384线多路选择器。当向译码器输入端 的14根线输入00000000000000~11111111111111共16384个不同的14位二进制数中的 任意一个时，译码器DC的16384个输出端中相应的只有唯 个输出端输出低电平，其余 针脚为高电平。例如当其输入端DC_D13~DC_D0为二进制数00000000000000时，根据集成 电路芯片74LS154的真值表，UE_1的输出端只有0脚为低电平导致第三级芯片中只有芯片 UD_1被选中，而UD_1的输出端中只有0脚为低电平导致第二级芯片中只有芯片UC_1被选 中，UC_1的输出端中只有0脚为低电平导致第一级芯片中只有芯片U_1被选中，而其输出引 脚中只有〇脚为低电平，即只有译码器DC的第一输出端DC_0P0为低电平，其余输出端均为 高电平。当译码器DC的输入端DC_D13~DC_D0为11111111111111时，根据集成电路芯片 74LS154的真值表，UE_1的输出端只有3脚为低电平导致第三级芯片中只有芯片UD_4被选 中，UD_4的输出端中只有15脚为低电平导致第二级芯片中只有芯片UC_64被选中，UC_64 的输出端中只有15脚为低电平导致第一级芯片中只有芯片U_1024被选中，而其输出引脚 中只有15脚为低电平，即只有译码器DC的第16384输出端DC_OP16383为低电平，其余输 出端均为高电平。总之当译码器DC的输入端数据是00000000000000和11111111111111 之间的16384个二进制数之间的任意一个二进制数时，译码器DC的16384个输出端中只有 唯一一个对应引脚为低电平。图5为图4中译码器集成电路芯片74LS154的结构示意图。 [0053] 图3为图1中继电器阵列的结构示意图。继电器阵列RA由16383个光耦UA1~ UA16383、16383个开关晶体管TA1~TA16383、16383个自保持继电器K1~K16383和附属 电阻组成。光耦UA1~UA16383的所有发光二极管的阳极经过限流电阻与+5V电源相连。 光耦UA1~UA16383的发光二极管的阴极分别与译码器DC的输出端DC_0P1~DC_0P16383 按顺序相连，作为继电器阵列RA的16383个控制端。光耦UA1~UA16383的光电晶体管 的集电极和开关晶体管TA1~TA16383的集电极全部连接+24电源。光耦UA1~UA16383 的光电晶体管的发射极分别与开关晶体管TA1~TA16383的基极相连并经下拉电阻接地。 16383个开关晶体管TA1~TA16383的发射极按顺序分别与自保持继电器K1~K16383的置 位线圈的正端相连，而所有自保持继电器K1~K16383的置位线圈的负端与电源负极相连。 所有自保持继电器K1~K16383的复位线圈的正端集中与可编程逻辑控制器PLC的第15 个数字量输出端口 PLC_D14相连作为继电器阵列的唯一一个复位端口 RST，而所有自保持 继电器K1~K16383的