一种基于fft短时傅里叶分析的电路结构及其控制方法
【技术领域】：
[0001] 本发明属于语音分析领域，具体设及一种基于FFT短时傅里叶分析的电路结构及 其控制方法在语音信号实时频谱分析上的应用。
【背景技术】：
[0002] 基于FFT的短时傅里叶分析和综合概念在科学和工程的许多领域中都要用到，尤 其在语音分析、频带压缩、通信等系统中更是常常作为主要功能实现的基础性关键步骤。在 进行语音处理的过程中，频谱分析是一个重要的部分。短时傅里叶分析是分析缓慢时变频 谱的一种简便方法，在语音分析中已经得到广泛应用。其方法是，先将语音信号分成短段， 再将各短段进行傅里叶变换。各语音段可W认为是从各个不同的平稳信号波形中截取出来 的，各语音段的短时频谱就是各个平稳信号波形的频谱的近似。在工程中为了提高计算效 率，将短时傅里叶分析用DFT来表示，从而利用快速傅里叶变换方法进行计算。
【发明内容】
：
[0003] 鉴于W上分析，本发明的目的是提供一种基于FFT短时傅里叶分析的电路实现结 构W及相应电路系统的控制方法。
[0004] 本发明提供一种基于FFT短时傅里叶分析的电路实现结构，能够实时地进行语音 信号的频谱成分分析，具有较高的数据吞吐率和较少的存储资源消耗。 阳〇化]本发明提供一种基于FFT短时傅里叶分析电路系统的控制方法，能够提高系统的 数据吞吐率，降低系统功耗。
[0006] 本发明中短时傅里叶分析的电路实现结构所采取的技术方案如下：
[0007] 根据短时傅里叶分析算法提出一种基于FFT短时傅里叶分析的电路实现结构如 图2所示，其包括主控制模块（1)、I2S输入模块（2)、数据分段模块（3)、FFT模块（4)、fS 输出模块巧）、寄存器初始化模块化）。
[0008] 进一步地，主控制模块（1)分别与数据分段模块（3)、FFT模块（4)和寄存器初始 化模块（6)通过相应接口相互连接，I2S输入模块（2)与数据分段模块（3)相互连接，数据 分段模块（3)与FFT模块（4)相互连接，FFT模块（4)与I2S输出模块（5)相互连接。
[0009] 进一步地，巧输入输出模块、数据分段模块和FFT模块分别包含一个功能模块和 数据存储子模块。
[0010] 进一步地，短时傅里叶分析电路实现结构包括：主控制模块（101)、I2s输入功能 模块（102)、J2s输入存储子模块（103)、数据分段功能模块（104)、数据分段存储子模块 (105)、FFT存储子模块（106)、FFT功能模块（107)、FFT旋转因子存储子模块（108)、fS输出存储子模块（109)、I2S输出功能模块（110)、寄存器初始化模块（111)、I化接口模块 (112)及A皿总线模块（113)。
[0011] 进一步地，主控制模块根据寄存器初始化模块的内容配置整个电路系统中的寄存 器参数，并启动电路功能，语音数据通过I2s接口进入I2s输入功能模块，I2s输入功能模块 将接收到的语音数据存入I2S输入存储子模块中，J2S输入存储子模块与数据分段模块相 连。
[0012] 进一步地，I2s输入存储子模块接收数据满并发出访存请求，主控制器根据电路系 统状态仲裁后通过A皿总线通知数据分段功能模块取走数据并存入数据分段子存储器中 进行处理，数据分段功能模块完成语音数据分段操作后发出数据输出请求，主控制器根据 电路系统状态仲裁后，通知数据分段功能模块将分段结果存入FFT存储子模块，FFT功能模 块对FFT存储子模块和FFT旋转因子存储子模块中的数据进行FFT变换，计算频谱成分，并 将频谱数据输出给I2S输出存储子模块，等待用户通过I2S输出功能模块取走分析结果数 据，完成语音信号的频谱分析功能。
[0013] 进一步地，I2S输入存储子模块为DPRAM，其深度为25化it,宽度为16bit，I2S输入 模块每帖传递的语音数据为128个16bit的数据。
[0014] 进一步地，数据分段存储子模块为单端口RAM,其深度为1024ibit宽度为32bit， 数据分段模块输出的每帖分段数据为128个32bit的数据。
[0015] 进一步地，FFT存储子模块为DPRAM，其深度为128bit，宽度为64bit。
[0016] 进一步地，FFT旋转因子存储模块为ROM,其深度为64bit，宽度为64bit。
[0017] 进一步地，I2S输出存储子模块为DPRAM，其深度为25化it,宽度为32bit。
[0018] 进一步地，寄存器初始化模块为E2PR0M。
[0019] 根据本发明的另一方面，还提供了一种采用上述基于FFT短时傅里叶分析电路结 构的控制方法如图2所示，用于语音信号的频谱分析，该控制方法包括如下步骤：
[0020] (1)对短时傅里叶分析电路系统供电，主控制模块根据e2prom中的初始化数据配 置寄存器，执行启动；
[0021] (2)I2s输入输出模块、数据分段模块、FFT模块并行工作，其中I2s输入输出模块 的工作时钟频率为1. 536MHz，数据分段模块的工作时钟频率为256KHZ，FFT模块的工作时 钟频率为512KHZ ;
[0022] (3)语音数据通过I2S接口输入到I2S输入功能模块后被存储到I2S输入子存储模 块中，其中语音数据16bit的实数；
[0023] (4)待I2S输入子存储模块存储满128个语音数据并发出访存请求后，主控制模块 根据数据分段功能模块的工作状态进行仲裁，在其空闲时通知其取走I2s输入子存储模块 中的语音数据进行分段处理；
[0024] (5)数据分段模块将操作数据存储在数据分段子存储模块中并执行分段操作，分 段完成后发出数据输出请求，其中分段数据为128个32bit的实数；
[00巧](6)主控制模块根据FFT功能模块的工作状态进行仲裁，在其空闲时允许数据分 段模块将分段数据存入FFT子存储模块；
[0026] (7)FFT功能模块对FFT子存储模块中的分段数据进行128点的基2时间FFT运 算，其中蝶形运算所需的64个旋转因子取自FFT旋转因子存储模块；
[0027] (8)FFT功能模块完成分段数据的频谱计算后发出数据输出请求；
[00測 （9)主控制模块根据I2S输出模块的状态进行仲裁，在其空闲时允许频谱数据写入 I2S输出存储子模块；
[0029] (10)i2s输出存储子模块等待外部通过i2s输出功能模块取走语音分析完成的频 谱数据。
[0030] 本发明成功将基于FFT短时傅里叶分析算法用电路进行实现，能够用于语音数据 的实时频谱成分分析。
【附图说明】：
[0031] 图1为本发明方法及电路实现架构示意图（一种基于FFT短时傅里叶分析的电路 实现结构）。
[0032] 图2为本发明方法及电路工作流程示意图（一种基于FFT短时傅里叶分析电路结 构的控制方法流程图）。
【具体实施方式】：
[0033] 为了更清楚地描述本发明的技术方案，W下结合附图和具体实施例对本发明进行 详细的说明。
[0034]如图1所示，整个电路实现架构包括主控制模块（1)、I2S输入模块（2)、数据分段 模块（3)、FFT模块（4)、I2S输出模块巧）、寄存器初始化模块化）。
[0035]进一步地，主控制模块（1)分别与数据分段模块（3)、FFT模块（4)、寄存器初始化 模块（6)通过相应接口相互连接，I2S输入模块（2)与数据分段模块（3)相互连接，数据分 段模块（3)与FFT模块（4)相互连接，FFT模块（4)与I2S输出模块（5)相互连接。I2S输 入模块（2)、数据分段模块（3)、FFT模块（4)和I2S输出模块（5)分别包含一个功能模块和 相应的数据存储子模块。
[0036]进一步地，短时傅里叶分析电路实现结构包括：主控制模块（101)、I2S输入功能 模块（102)、J2S输入存储子模块（103)、数据分段功能模块（104)、数据分段存储子模块 (105)、FFT存储子模块（106)、FFT功能模块（107)、FFT旋转因子存储子模块（108)J2S输出 存储子模块（109)、I2S输出功能模块（110)、寄存器初始化模块（111)、I化总线模块（112) 及A皿总线模块（113)。
[0037]主控制模块根据寄存器初始化模块的内容配置整个电路系统中的寄存器参数，并 启动电路功能，语音数据通过巧接口进入巧输入功能模块，巧输入功能模块将接收到的 语音数据存入I2s输入存储子模块中，I2s输入存储子模块与数据分段模块相连。
[0038]I2S输入存储子模块接收数据满并发出访存请求，主控制器根据电路系统状态仲 裁后通过A皿总线通知数据分段功能模块取走数据并存入数据分