用于变频电机相间及相地绝缘pdiv的自动测试系统及方法
【专利摘要】本发明公开了用于变频电机相间及相地绝缘PDIV的自动测试系统及方法，包括控制模块，均与该控制模块连接的变频电源、高压探头、高压开关组件、信号调理电路、上位机，输出端与信号调理电路连接的传感器，输入端与变频电源输出端连接的变压器，以及通过高压开关组件与变压器输出端连接的变频电机；所述高压探头的输入端与变压器的输出端连接；所述高压开关组件的一端与变压器的输出端连接，另一端同时接入变频电机的接地机壳和三相绕组。本发明通过控制各高压开关的开合状态实现对所有绝缘间PDIV的测试，上位机存储并显示全部的PDIV图表和局部放电信号波形，提供全面可靠的用以评估电机绝缘质量的数据，以避免突发绝缘击穿事故发生并延长电机的使用寿命。
【专利说明】
用于变频电机相间及相地绝缘PD IV的自动测试系统及方法
技术领域
[0001]本发明涉及一种变频电机roiv的测试系统及方法，具体涉及一种用于变频电机相 间及相地绝缘roiv的自动测试系统及方法。
【背景技术】
[0002] 变频电机由于调速性能好、易启动、节能等优点，广泛应用于各领域，有逐步取代 直流调速电机的趋势。但是，由于受到变频器高频率、短上升时间脉冲电压的冲击，变频电 机绝缘内部易发生局部放电，导致电机的使用寿命大大缩短，出现了大量变频电机绝缘早 期失效的现象。
[0003] 研究表明，电机端部过电压引起的局部放电是造成变频电机绝缘损坏的主要原 因。对此，为避免变频电机在使用期间因局部放电导致电机绝缘早期失效，国际电工委员会 (IEC)制定相关标准，规定对电机应测试其局部放电起始放电电压(PDIV)和耐电晕性能。通 过检测变频电机的PDIV，可有效评估其绝缘质量，避免突发绝缘击穿事故发生并延长其使 用寿命。
[0004] 现有变频电机PDIV测试大多靠人工手动测试，测试操作复杂，自动化程度不高。四 川大学的专利号为201520279769.1的应用于工频下的变频电机H)IV自动测试系统，虽然实 现了变频电机roiv的自动测试，但是该系统只能对电机匝间绝缘进行测试，无法对具有复 杂结构的电机整机中相与相间、相与地间绝缘进行自动测试。
【发明内容】
[0005] 本发明提供了一种用于变频电机相间及相地绝缘roiv的自动测试系统及方法，能 够实现对具有复杂结构的电机整机中相与相间、相与地间绝缘roiv的自动测试。
[0006] 为了实现上述目的，本发明采用的技术方案如下： 用于变频电机相间及相地绝缘roiv的自动测试系统，包括控制模块，均与该控制模块 连接的变频电源、高压探头、高压开关组件、信号调理电路、上位机，输出端与信号调理电路 连接的传感器，输入端与变频电源输出端连接的变压器，以及通过高压开关组件与变压器 输出端连接的变频电机;所述高压探头的输入端与变压器的输出端连接;所述高压开关组 件的一端与变压器的输出端连接，另一端同时接入变频电机的接地机壳和三相绕组。
[0007] 具体地，所述控制模块包括同时与变频电源、高压开关组件、上位机连接的FPGA芯 片，以及向该FPGA芯片提供高压探头和信号调理电路信号的AD转换模块。
[0008] 进一步地，所述变频电源与变压器之间设置有过流保护电路，与FPGA芯片之间设 置有过压保护电路。
[0009] 优选地，所述高压开关组件中至少有一个高压开关将变频电机的接地外壳与地线 连接。
[0010] 优选地，所述上位机的显示器为触摸屏，且该触摸屏上设置有操作按键和显示区 域。
[0011] 在上述基础上，本发明提供了该自动测试系统的实现方法，包括以下步骤： (1) 控制模块接收上位机的测试指令，改变各高压开关的状态，开始变频电机的一组绝 缘间roiv的测试； (2) 控制模块控制变频电源升高电压，并持续采集高压探头的电压值信号和该组绝缘 间的局部放电信号，直至传送的局部放电信号超过阈值时，停止升压，此时采集到的电压值 信号即为该组绝缘间roiv值的缩小值； (3) 上位机上实时显示出电压信号、局部放电信号的波形以及roiv的数值； (4) 重复步骤（1M3)，直至完成变频电机所有组别的绝缘间roiv的测试。
[0012] 优选地，所述步骤（1)中，FPGA芯片提前对高压开关组的开合逻辑进行整合、存储， 并通过上位机测试操作。
[0013] 进一步地，所述步骤(2)中，在升压过程中，若过流保护电路检测到有过流，则测试 结束。
[0014] 更进一步地，所述步骤(2)中，在升压过程中，若过压保护电路检测到电压超过阈 值，但此时FPGA芯片并未接收到局部放电信号，则立即停止变频电源升压，并结束测试 与现有技术相比，本发明具有以下有益效果： (1)本发明将变压器的两端通过不同的高压开关与变频电机的三相绕组绝缘连接起 来，并将变频电机的外壳接地，通过控制各高压开关的开合状态实现对所有绝缘间PDIV的 测试，上位机存储并显示全部的PDIV图表和局部放电信号波形，提供全面可靠的电机绝缘 质量评估数据，以避免突发绝缘击穿事故发生，并延长电机的使用寿命。
[0015] (2)本发明通过FPGA对变频电源升压进行控制，通过程序设置，自动地对各相间和 相地之间绝缘roiv依次进行测试，直至测试结束，实现了测试过程的全自动化，测试过程高 效快捷。
[0016] (3)本发明在变频电源与变压器之间设置了过流保护电路，可以防止升压过程中 电流过大而导致系统中的各个元件出现损坏，一旦检测到过流信号测试立即结束，确保了 测试过程的安全性；同时在变频电源与FPGA芯片之间设置了过压保护电路，当电压持续升 高至超过所设置的阈值，但依然未产生局部放电信号(FPGA未反馈出局部放电信号）时，立 即停止变频电源升压并停止测试，以防止电压过高将电机绝缘击穿甚至对测试系统设备产 生损坏。
[0017] (4)本发明的变频电源、过压保护电路及FPGA芯片形成一个电压反馈回路，当信号 超出局部放电信号的阈值，立即控制变频电源停止升压，并记录当前电压数值，不存在记录 延时情况，保证了roiv数值的精确度。
[0018] (5)本发明通过信号调理电路对传感器采集的局部放电信号进行处理，抑制电源 电压的干扰，提高了测试系统的信噪比。
[0019] (6)本发明设置有上位机，其屏幕采用触摸屏，通过对其编程，在触摸屏上设置不 同功能的按键及显示区，如控制开始与停止测试的按键，选择测试绝缘的按键，各组绝缘局 部放电信号和roiv显示区等。最终测试人员只需对触摸屏按键进行简单操作，即可控制整 个测试流程，最终将测试结果在触摸屏上显示。
【附图说明】
[0020] 图1为本发明的系统框图。
[0021] 图2为本发明的结构原理图。
[0022] 图3为本发明的测试流程图。
【具体实施方式】
[0023] 下面结合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于 下列实施例。 实施例
[0024] 如图1所示，用于变频电机相间及相地绝缘roiv的自动测试系统，包括 控制模块:包括FPGA芯片和AD转换模块； 所述AD转换模块，用以将模拟信号转换成数字信号，本实施例采用的AD采集卡，具有12 位AD转换精度，采样率为200MHz; 所述FPGA芯片，主要用于控制AD转换模块的数据采集，根据局部放电信号的大小判断 是否产生roiv;与上位机通信，显示相应参数，并根据上位机的输入执行相应操作;根据测 试的逻辑控制相应高压开关组的导通;根据电压是否超过阈值以及是否检测到局部放电信 号来实现过压保护。本实施例中FPGA芯片型号为ZYNQ 7000; 上位机：15英寸触摸屏幕，通过ModBus协议与FPGA芯片完成通讯； 变频电源：具有RS232通信接口，与上位机和FPGA芯片实现通信；电源输入交流电压 220V，频率50Hz，功率lkVA，输出频率40-65HZ，输出电压2-300V且最小调节精度不高于 0.1V； 变压器:使用单相干式升压变压器，变比为1:20，功率为lkVA; 高压探头:采集高压信号并降压;本实施例采用高压差分探头，其变比为1000:1，可以 将高压端kV级电压降低到V级，降低检测的难度； 高压开关组:完成对待测变频电机绕组绝缘的切换;本实施例采用6个高压继电器，正 负12V直流电源供电，最大可承受电压20kV; 传感器:用以捕获和提取变频电机绝缘局部放电信号;本实施例采用高频电流传感器， 其采用罗氏(Rogowski)线圈结构，进行宽频带设计，检测宽带达到30M左右； 信号调理电路:对传感器捕获的信号进行包括滤波、放大、检波、运算等方式进行整形 处理，方便后级电路或设备对信号进行接收和处理;本实施例采用检波器，〇~2GHz带宽，输 出波形宽度约为lys; 过流保护电路:感应电路中的过电流，存在过电流时断开电路;本实施例采用过流断路 器； 过压保护电路:通过FPGA来控制实现。当FPGA通过高压探头接收的高压信号超过阈值， 但此时尚未通过传感器接收到局部放电信号时，FPGA立即停止电源升压并控制系统停止测 试。
[0025]如图2所示，交流电源的输出端通过过电流保护电路与单相干式升压变压器的输 入端相连，变压器的输出端连接有高压探头。升压变压器将电源电压升高后，高压端通过高 压继电器与变频电机定子的三相绕组和电机外壳相连接，其具体电路连接方式为:高压输 出端母线A的继电器1、2、3分别与电机三相绕组的U相、V相、W相连接;高压输出端母线B的继 电器5、6分别与电机绕组中的V相、W相连接，继电器4则与电机外壳连接后并接地。通过控制 A端和B端相应的继电器开合，便可以实现对1]，、1]-1、￥-1、1]-6、￥-6、1-6(6指6冊)六组绕组 间绝缘roiv的测试，不同接线方式对应的继电器开合逻辑状态对应表1所示：
表1不同电机绕组测试继电器逻辑 高压差分探头输入端接在单相干式升压变压器的高压输出端，绝缘两端的高压信号经 高压差分探头检测并衰减1000倍之后输入AD采集卡的CH1通道;高频电流传感器耦合在输 入端的高压母线A端，用以检测局部放电信号并与检波器相连接，检测的信号经检波器包络 放大之后输入AD采集卡的CH2通道;经AD转换后的信号通过FPGA芯片处理，一旦CH2的信号 超过局部放电信号的阈值，立即通过反馈控制停止升压，此时CH1检测的信号即为该绝缘的 PDIV缩小1000倍的值;FPGA通过网口与上位机相连，在上位机上实时显示出局部放电信号 的波形和roiv的数值。
[0026]在上述基础上，本发明提供了该测试系统的实现方法，包括以下步骤： (1) 通过FPGA芯片对表1中组号k=l至k=6继电器开合逻辑进行整合、储存，具体地k=l时 逻辑为[1 0 0 0 1 0 ]，k=2时逻辑为[1 0 0 0 0 l]，k=3逻辑为[0 1 0 0 0 l]，k=4时逻 辑为[1 0 0 1 0 0]、k=5时逻辑为[0 1 0 1 0 0]，k=6时逻辑为[0 0 1 1 0 0]，然后通过 上位机选择开始测试，首先令K=1; FPGA接收到上位机发出的指令后，向继电器发送相应的 逻辑指令即[1 0 0 0 1 0 ]，除电器1、5闭合外其余均断开，此时，高压母线A、B则分别与U 相、V相绝缘相连接； (2) FPGA芯片控制变频电源升高电压，同时高压探头采集的U-V相绝缘两端的高电压信 号和高频电流传感器采集的U-V相绝缘局部放电信号经AD转换后传送至FPGA，当U-V相绝缘 局部放电信号超出局部放电的阈值，则认为此时U-V相绝缘两端的电压使绝缘产生局部放 电，停止加压，否则继续升压直至产生局部放电为止； (3)当产生局部放电之后，立即停止升压，上位机存储并记录当下电压值即为U-V绝缘 的roiv缩小1〇〇〇倍的数值，并显示出u-v组绝缘的局部放电信号波形和roiv。
[0027] (4)以此类推，通过FPGA对k=2_6组继电器逻辑的控制和切换，可以分别依次检测 出1]-1、￥-1、1]-6、￥-6、1-6组相绝缘的局部放电信号及?01￥的值，并通过网口通信最终将所 有6组局部放电信号波形和对应roiv值显示于上位机;测试完成之后，所有继电器整合为断 开，测试完毕；在升压过程中，若过流保护电路检测到有过流或者过压保护电路检测有过 压，则测试结束。
[0028] 具体测试流程如图3所示，在对U-V绕测试完成之后，令k=k+l，此时k=2,重复步骤 (1Μ3)，对U-W相绝缘进行测试。以此类推，判断k是否小于6，若是，则继续令k=k+l，继续测 试下一组;若否，则所有组别已经测试完毕，结束测试。这样，便可测试并显示出1]，、￥-1，-￥、1]-6、￥-6、1-6的局部放电信号波形和?01￥值。
[0029] 同时，若只需要测试某一组的绝缘，亦可以通过上位机的触摸屏按键选择该组对 应的k值，从而仅对该组的绝缘进行测量，提高效率。
[0030] 在变频电源升压过程中，为了提高效率，可以选择"先快后慢"的升压模式，即当电 压很小且远小于roiv值时，可适当加快升压速度以提高效率；当电压接近roiv时，必须减慢 升压速度，从而使测量更加精确。
[0031] 上述实施例仅为本发明的优选实施例，并非对本发明保护范围的限制，但凡采用 本发明的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本发明的 保护范围之内。
【主权项】
1. 用于变频电机相间及相地绝缘roiv的自动测试系统，其特征在于:包括控制模块，均 与该控制模块连接的变频电源、高压探头、高压开关组件、信号调理电路、上位机，输出端与 信号调理电路连接的传感器，输入端与变频电源输出端连接的变压器，以及通过高压开关 组件与变压器输出端连接的变频电机;所述高压探头的输入端与变压器的输出端连接;所 述高压开关组件的一端与变压器的输出端连接，另一端同时接入变频电机的接地机壳和三 相绕组。2. 根据权利要求1所述的用于变频电机相间及相地绝缘PDIV的自动测试系统，其特征 在于，所述控制模块包括同时与变频电源、高压开关组件、上位机连接的FPGA芯片，以及向 该FPGA芯片提供高压探头和信号调理电路信号的AD转换模块。3. 根据权利要求2所述的用于变频电机相间及相地绝缘PDIV的自动测试系统，其特征 在于，所述变频电源与变压器之间设置有过流保护电路，与FPGA芯片之间设置有过压保护 电路。4. 根据权利要求3所述的用于变频电机相间及相地绝缘PDIV的自动测试系统，所述高 压开关组件中至少有一个高压开关将变频电机的接地外壳与地线连接。5. 根据权利要求4所述的用于变频电机相间及相地绝缘PDIV的自动测试系统，所述上 位机的显示器为触摸屏，且该触摸屏上设置有操作按键和显示区域。6. 权利要求1~5任一所述的变频电机相间及相地绝缘PDIV自动测试系统的测试方法， 其特征在于，包括以下步骤： (1) 控制模块接收上位机的测试指令，改变各高压开关的状态，开始变频电机的一组绝 缘间roiv的测试； (2) 控制模块控制变频电源升高电压，并持续采集高压探头的电压值信号和该组绝缘 间的局部放电信号，直至传送的局部放电信号超过阈值时，停止升压，此时采集到的电压值 信号即为该组绝缘roiv值的缩小值； (3) 上位机上实时显示出电压信号、局部放电信号的波形以及PDIV的数值； (4) 重复步骤（1M3)，直至完成变频电机所有组别的绝缘间的PDIV的测试。7. 根据权利要求6所述的测试方法，其特征在于，所述步骤（1)中，FPGA芯片提前对高压 开关组的开合逻辑进行整合、存储，并通过上位机执行测试。8. 根据权利要求6所述的测试方法，其特征在于，所述步骤(2)中，在升压过程中，若过 流保护电路检测到有过流，则测试结束。9. 根据权利要求6所述的测试方法，其特征在于，所述步骤(2)中，在升压过程中，若过 压保护电路检测到电压超过阈值，但此时FPGA芯片并未接收到局部放电信号，则立即停止 变频电源升压，并结束测试。
【文档编号】G01R31/12GK105866637SQ201610185687
【公开日】2016年8月17日
【申请日】2016年3月29日
【发明人】王鹏, 王科镜, 王剑, 徐洪英, 李金泉
【申请人】四川大学