19的EN管脚连接并接地。运算放大器P19的V+管脚接电源VCC，运算放大器P19的V-管脚接电源VEE。运算放大器P19的输出端O与插座P18的I端口相连，P18的另一个端口 2接地。
[0025]信号输出电路部分包括仪表放大器模块电路、绝对值模块电路、输出电压滤波模块电路。
[0026]所述仪表放大器部分包括两个电容、一个电阻、一个仪表放大器和一个2端口的插座。仪表放大器的两个RG引脚与增益设置电阻R18的两端连接，Vin-引脚和插座P17的I端口相连，Vin+引脚和插座P17的2端口相连，V-引脚与电源VEE、第二十三滤波电容C18的一端连接，Ref引脚接地，Vo引脚与绝对值模块的第五分压电阻R26、第六分压电阻R25的一端相连，V+引脚与电源VCC、第二十四滤波电容P17的一端相连。第二十三滤波电容C18的另一端接地。第二十四滤波电容C17的另一端接地。
[0027]所述绝对值电路包括6个电阻、两个运算放大器、两个二极管。第一运算放大器和第二运算放大器的型号为LM258D ;第一运算放大器U17A的反相输入端与第一下拉电阻R20的一端、第一二极管D17的负极、第七分压电阻R17的一端相连，正相输入端与第五分压电阻R26的另一端相连，输出端与二极管D17的正极、第二二极管D18的负极连接。第二运算放大器U17B的反相输入端与第八分压电阻R21、第九压电阻R19的一端相连，正相输入端与第六分压电阻R25的一端相连，输出端与第九分压电阻R19的另一端以及滤波电路中的第十分压电阻R24相连。第一下拉电阻R20的另一端接地。第七分压电阻R17的另一端、第三分压电阻R21的另一端和第二二极管D18的正极相连。
[0028]所述滤波电路包括三个电阻，三个电容。第十分压电阻R24的另一端与第十一分压电阻R23的一端、第二十五滤波电容C21的一端相连。第十二分压电阻R23的另一端与第十三分压电阻R22的一端、第二滤波电容C20的一端相连。第三分压电阻R22的另一端与第三滤波电容C19的一端相连并接CPU的AD123 INO接口。第一滤波电容C21的另一端、第二滤波电容C20的另一端、第三滤波电容C19的另一端都接地。
[0029]有益效果:
[0030]排水管网流速检测装置的电路经实际检验，能有效地测量出排水网管内流速对应的电压值，从而转化为相应的流速，其误差在可忽略的范围内。排水管网流速检测装置的电路，可以用于排水管网监测系统中，其电路设计简单，性价比高，可实现实时通信，实用价值明显。
【附图说明】
[0031]图1是本实用新型的RAM板基本电路部分中的CPU、稳压电源模块电路、电压滤波模块电路、电压转换模块电路、串口下载程序模块电路、时钟模块电路、调试模块电路和启动模块电路部分；
[0032]图2是实用新型的RAM板基本电路部分中的CAN收发模块电路部分；
[0033]图3是供电接口 JPl图；
[0034]图4是供电接口 JP2图；
[0035]图5信号产生电路部分；
[0036]图6是信号输出电路部分。
【具体实施方式】
[0037]下面结合原理图和具体操作实施对本实用新型作进一步说明，以帮助相关领域的科研工作者对本实用新型的思想有一个更加深刻的理解。
[0038]如图1，一种排水管网流速的测量电路，包括RAM板基本电路部分、信号发生电路部分和信号输出电路部分。
[0039]RAM板基本电路部分包括CPU、稳压电源模块电路、电压滤波模块电路、电压转换模块电路、串口下载程序模块电路、时钟模块电路、调试模块电路、启动模块电路和CAN收发模块电路；所述的CPU采用STM32F103RC芯片；
[0040]所述稳压电源电路模块包括五个电容。其中第一滤波电容C7的一端、第二滤波电容C8的一端、第三滤波电容C9的一端、第四滤波电容ClO的一端、第五滤波电容Cll的一端都与电源VCC端连接，五个滤波电容的另外一端都接地。
[0041]所述电压滤波模块由两个电容。其中第六滤波电容C14的一端、第七滤波电容C13的一端都与模拟电源AVCC的一端连接并接CPU的13脚，两个滤波电容的另外一端都接地模拟地AGND。
[0042]所述电压转换模块包括两个电容。其中第八滤波电容C15的一端与CPU的47脚连接，另一端接地。第九滤波电容C16的一端与CPU的31脚连接，另一端接地。
[0043]所述串口下载程序模块包括三个电阻和一个电容。第一分压电阻R5的一端与第二分压电阻R7的一端、第三分压电阻R8连接。第一分压电阻R5的另一端接电源VCC，第二分压电阻R7的另一端与CPU的管脚60连接。第一储能电容C12的一端与CPU的NRST接口相连，另一端与第三分压电阻R8的另一端连接并接地。
[0044]所述时钟模块包括一个晶振和两个电容；第一晶振Yl的一端与第二储能电容Cl的一端连接，并与CPU的管脚6连接；第一晶振Yl的另一端与第三储能电容C2的一端连接，并与CPU的管脚5连接。第一储能电容Cl的另一端、第二储能电容C2的另一端接地。
[0045]所述调试模块包括一个发光二极管和一个电阻。第四分压电阻R6的一端与CPU的PA 15/JTDI引脚连接，另一端与发光二极管DSl的正极连接，发光二极管DSl的负极接地。
[0046]所述启动模块包括一个电阻。第一上拉电阻R9的一端与CPU的管脚28连接，另一端接地。
[0047]如图2所述，所述CAN收发模块包括四个电阻、三个电容、四个瞬态抑制二极管和CAN接口集成芯片Ul ;CAN接口集成芯片Ul的型号为SN65HVD1050 ;第一瞬态抑制二极管TVSl的阳极、第二瞬态抑制二极管TVS2的阳极、第三瞬态抑制二极管TVS3的阳极、第四瞬态抑制二极管TVSl的阳极与十字热电偶的正极连接。第一瞬态抑制二极管TVSl的阴极、第二瞬态抑制二极管TVS2的阴极与CAN接口集成芯片Ul的7脚连接。第三瞬态抑制二极管TVS3的阴极、第四瞬态抑制二极管TVS4的阴极与CAN接口集成芯片Ul的6脚连接。CAN接口集成芯片Ul的4脚与第二上拉电阻Rl的一端连接，CAN接口集成芯片Ul的I脚与第三上拉电阻R2的一端连接，第二上拉电阻Rl的另一端与第三上拉电阻R2的另一端、第九滤波电容C5 —端、第十滤波电容C6的一端以及CAN接口集成芯片Ul的管脚3连接并接+5V电源。第九滤波电容C5另一端、第十滤波电容C6的另一端以及CAN接口集成芯片Ul的管脚2连接并接地，CAN接口集成芯片Ul的管脚5与第^^一滤波电容C4的一端连接，第i^一滤波电容C4的另一端接地，CAN接口集成芯片Ul的管脚8悬空；
[0048]所述的CPU的12脚接数字地，18脚、67脚接数字地，19脚、64脚、48脚、32脚接VCC ；CPU在本文中未提到的引脚皆架空；
[0049]如图3所示，接插件RJl的4脚、5脚依次与CAN接口集成芯片Ul的7脚、6脚连接，I脚、2脚、3脚、6脚、7脚、8脚接地；接插件RJ2的4脚、5脚依次与CAN接口集成芯片Ul的7脚、6脚连接，I脚、2脚、3脚、6脚、7脚、8脚接地；接插件P_CANH1的I脚与CAN接口集成芯片Ul的7脚连接，2脚与第四上拉电阻R3的一端连接，接插件P_CANL1的I脚与CAN接口集成芯片Ul的6脚连接，2脚与第五上拉电阻R4的一端连接，第四上拉电阻R3的另一端与第五上拉电阻R4的另一端、第二十八滤波电容C3的一端连接，第二十八滤波电容C3的另一端接地；
[0050]如图4所示，此外还有外部供电接口 JPl，管脚I接电源VCC，管脚2接模拟电源AVCC，管脚3接VEE,管脚4接地。供电接P JP2，管脚I接电源VCC,管脚2接CPU的管脚46，管脚3接CPU的管脚49，管脚4接地。
[0051]如图5所示，信号发生电路包括稳压电源电路、方波发生电路、正弦波发生电路、滤波电路和放大电路。