/JTDI引脚连接，另一端与发光二极管DSl的正极连接，发光二极管DSl的负极接地；所述启动模块包括一个电阻；第一上拉电阻R9的一端与CPU的管脚28连接，另一端接地； 所述CAN收发模块包括四个电阻、三个电容、四个瞬态抑制二极管和CAN接口集成芯片Ul ;CAN接口集成芯片Ul的型号为SN65HVD1050 ;第一瞬态抑制二极管TVSl的阳极、第二瞬态抑制二极管TVS2的阳极、第三瞬态抑制二极管TVS3的阳极、第四瞬态抑制二极管TVSl的阳极与十字热电偶的正极连接；第一瞬态抑制二极管TVSl的阴极、第二瞬态抑制二极管TVS2的阴极与CAN接口集成芯片Ul的7脚连接；第三瞬态抑制二极管TVS3的阴极、第四瞬态抑制二极管TVS4的阴极与CAN接口集成芯片Ul的6脚连接；CAN接口集成芯片Ul的4脚与第二上拉电阻Rl的一端连接，CAN接口集成芯片Ul的I脚与第三上拉电阻R2的一端连接，第二上拉电阻Rl的另一端与第三上拉电阻R2的另一端、第九滤波电容C5—端、第十滤波电容C6的一端以及CAN接口集成芯片Ul的管脚3连接并接+5V电源；第九滤波电容C5另一端、第十滤波电容C6的另一端以及CAN接口集成芯片Ul的管脚2连接并接地，CAN接口集成芯片Ul的管脚5与第^^一滤波电容C4的一端连接，第i^一滤波电容C4的另一端接地，CAN接口集成芯片Ul的管脚8悬空； 所述的CPU的12脚接数字地，18脚、67脚接数字地，19脚、64脚、48脚、32脚接VCC ；CPU在本文中未提到的引脚皆架空； 接插件RJl的4脚、5脚依次与CAN接口集成芯片Ul的7脚、6脚连接，I脚、2脚、3脚、6脚、7脚、8脚接地；接插件RJ2的4脚、5脚依次与CAN接口集成芯片Ul的7脚、6脚连接，I脚、2脚、3脚、6脚、7脚、8脚接地；接插件P_CANH1的I脚与CAN接口集成芯片Ul的7脚连接，2脚与第四上拉电阻R3的一端连接，接插件P_CANL1的I脚与CAN接口集成芯片Ul的6脚连接，2脚与第五上拉电阻R4的一端连接，第四上拉电阻R3的另一端与第五上拉电阻R4的另一端、第二十八滤波电容C3的一端连接，第二十八滤波电容C3的另一端接地；此外还有外部供电接口 JPl，管脚I接电源VCC，管脚2接模拟电源AVCC，管脚3接VEE，管脚4接地；供电接口 JP2，管脚I接电源VCC，管脚2接CPU的管脚46，管脚3接CPU的管脚49，管脚4接地； 信号发生电路包括稳压电源电路、方波发生电路、正弦波发生电路、滤波电路和放大电路； 所述稳压电源电路包括两个电容；第十二滤波电容C24的一端和第十三滤波电容C25的一端接电源VCC，第十二滤波电容C24和第十三滤波电容C25的另一端接地； 所述方波发生电路包括一个无源晶振和一个电容；第十四滤波电容C33的一端以及无源晶振X17的4脚接电源VCC，第十四滤波电容C33的另一端以及晶振X17的管脚2接地，无源晶振X17的管脚I悬空； 所述正弦波发生电路包括一个9833芯片U10、两个电容；第十五滤波电容C23的一端与9833芯片UlO的管脚I连接，第十五滤波电容C23的另一端以及9833芯片UlO的管脚2与电源VCC连接；第十六滤波电容C30的一端与9833芯片UlO的管脚3连接，第十六滤波电容C30的另一端以及9833芯片UlO的管脚4接地；9833芯片UlO的管脚5与无源晶振X17的管脚3连接；9833芯片UlO的9脚接地；9833芯片UlO的管脚6、管脚7、管脚8依次与CPU的管脚36、管脚34、管脚33连接； 所述滤波电路包括两个电阻、五个电容和两个电感；第一滤波电阻R30的一端与第十七滤波电容C32的一端、9833芯片UlO的管脚10连接；第一滤波电阻R30的另一端与第十七滤波电容C32的另一端接地；第十八滤波电容C27的一端与第十九滤波电容C28的一端、第二十滤波电容C31的一端、第一滤波电感L17的一端、第二滤波电感L18的一端连接，第二滤波电容C27的另一端与第一滤波电感L17的另一端、9833芯片UlO的管脚10连接；第二滤波电感L18的另一端与第十九滤波电容C28的另一端、第二^^一滤波电容C29的一端、第二滤波电阻R29的一端、第一耦合电容C26的一端连接；第二十滤波电容C31的另一端、第二i^一滤波电容C29的另一端、第二滤波电阻R29的另一端接地； 所述放大电路包括两个电阻、一个电容、一个运算放大器；所述的运算放大器的型号为EL5100W ； 运算放大器P19的输出端O管脚与超前补偿电路的第三滤波电阻R27和超前补偿电路的第二十七滤波电容C22的一端相连，超前补偿电路的第三滤波电阻R27的另一端和超前补偿电路的第二十七滤波电容C22的另一端、超前补偿电路的第四滤波电阻R28的一端、运算放大器P19的反向端IN-相连；运算放大器P19的同向端IN+与第一耦合电容C26连接；超前补偿电路的第四滤波电阻R28的另一端与运算放大器P19的EN管脚连接并接地；运算放大器P19的V+管脚接电源VCC，运算放大器P19的V-管脚接电源VEE ;运算放大器P19的输出端O与插座P18的I端口相连，P18的另一个端口 2接地； 信号输出电路部分包括仪表放大器模块电路、绝对值模块电路、输出电压滤波模块电路； 所述仪表放大器部分包括两个电容、一个电阻、一个仪表放大器和一个2端口的插座；仪表放大器的两个RG引脚与增益设置电阻R18的两端连接，Vin-引脚和插座P17的I端口相连，Vin+引脚和插座P17的2端口相连，V-引脚与电源VEE、第二十三滤波电容C18的一端连接，Ref引脚接地，Vo引脚与绝对值模块的第五分压电阻R26、第六分压电阻R25的一端相连，V+引脚与电源VCC、第二十四滤波电容P17的一端相连；第二十三滤波电容C18的另一端接地；第二十四滤波电容C17的另一端接地； 所述绝对值电路包括6个电阻、两个运算放大器、两个二极管；第一运算放大器和第二运算放大器的型号为LM258D ;第一运算放大器U17A的反相输入端与第一下拉电阻R20的一端、第一二极管D17的负极、第七分压电阻R17的一端相连，正相输入端与第五分压电阻R26的另一端相连，输出端与二极管D17的正极、第二二极管D18的负极连接；第二运算放大器U17B的反相输入端与第八分压电阻R21、第九压电阻R19的一端相连，正相输入端与第六分压电阻R25的一端相连，输出端与第九分压电阻R19的另一端以及滤波电路中的第十分压电阻R24相连；第一下拉电阻R20的另一端接地；第七分压电阻R17的另一端、第三分压电阻R21的另一端和第二二极管D18的正极相连； 所述滤波电路包括三个电阻，三个电容；第十分压电阻R24的另一端与第十一分压电阻R23的一端、第二十五滤波电容C21的一端相连；第十二分压电阻R23的另一端与第十三分压电阻R22的一端、第二滤波电容C20的一端相连；第三分压电阻R22的另一端与第三滤波电容C19的一端相连并接CPU的AD123 INO接口 ；第一滤波电容C21的另一端、第二滤波电容C20的另一端、第三滤波电容C19的另一端都接地。
【专利摘要】本实用新型公开了一种排水管网流速的测量电路，本实用新型包括RAM板基本电路部分、信号发生电路部分和信号输出电路部分。所述的RAM板基本电路部分包括CPU、稳压电源模块电路、电压滤波模块电路、电压转换模块电路、串口下载程序模块电路、时钟模块电路、调试模块电路、启动模块电路和CAN收发模块电路；信号发生电路主要包括稳压电源电路、方波发生电路、正弦波发生电路、滤波电路和放大电路。信号输出电路部分包括仪表放大器模块电路、绝对值模块电路、输出电压滤波模块电路。本实用新型电路设计简单，性价比高，可实现实时通信，实用价值明显。
【IPC分类】G01P5-08
【公开号】CN204556659
【申请号】CN201520164224
【发明人】薛安克, 徐雍, 邹洪波, 鲁仁全, 柏建军
【申请人】杭州电子科技大学
【公开日】2015年8月12日
【申请日】2015年3月23日