基于dds的四通道宽带雷达信号源的制作方法
【技术领域】
[0001]本实用新型属于高频雷达信号源技术领域，具体涉及一种基于DDS的四通道宽带雷达信号源。
【背景技术】
[0002]理论研宄和实践表明，雷达的性能及其四抗能力和雷达信号带宽及形式紧密相关。例如，为了提高测距精度和距离分辨力，对目标进行成像识别，要求雷达发射的信号具有大的带宽、时宽乘积一一宽脉冲内附加线性调频或非线性调频信号，以避开干扰频谱，有效对抗瞄准式干扰等。因此研宄宽带雷达信号产生技术对提高雷达性能有着重要的意义。
[0003]目前，在合成孔径雷达(SAR)中使用最多的是线性调频信号(LFM)，其传统的产生方法是模拟技术。直接数字合成技术(direct digital synthesis，DDS)是随着数字集成电路的发展而出现，并迅速走向实用的一种频率合成新方法，利用DDS长生LFM，具有频率分辨率高(可达Hz、MHz )、频率转换时间短(可达ns量级)、宽的输出频率相对带宽、任意波形输出能力以及程控灵活等优点，因此DDS在雷达信号领域获得了广泛的应用，也有一些有关此方面的研宄，例如陈泽宗的《多通道多频高频地波雷达DDS数字信号源的设计》，但是DDS在雷达应用上仍然存在通道局限性大、成本高、系统灵活性不足等缺陷。
【发明内容】
[0004]对上述问题，本实用新型的目的是提供一种基于DDS的四通道宽带雷达信号源，本实用新型可以实现宽工作频带、连续相位变化、高频率分辨率、可输出任意波形且可调。
[0005]本实用新型的目的通过以下技术方案实现:
[0006]一种基于DDS的四通道宽带雷达信号源，其特征在于:该雷达信号源包括FPGA电路、DDS处理电路、DAC转换器和电源，所述FPGA电路通过串口和网口与输入电路连接，FPGA电路通过四通道与四路DDS处理电路连接；四路DDS处理电路分别与DAC转换器连接；FPGA电路和DDS处理电路与电源连接。
[0007]本实用新型中，FPGA电路中接收串口、网口数据，通过LMB总线和OPB总线进行系统连接，对端口映射、存储空间映射、属性映射参数设置，并将数据经过四通道分配到不同通道，通过GP1输出标准信号。
[0008]DDS处理电路包括依次连接的频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器。
[0009]本实用新型以YA-DDS-1001型号DDS模块为核心，包括时钟频率2GHz和3GHz四通道，其中2GHz时钟频率可控制在DC?900MHz，1.1GHz?1.9GHz，2.1GHz?2.9GHz范围；3GHz时钟频率可控制在DC?1.4GHz，1.6GHZ?2.9GHz范围，置频时间优于50ns，杂散电平< -53dBc (窄带时优于-70dBc)，谐波电平< -53dBc。可以实现宽工作频带、连续相位变化、高频率分辨率、可输出任意波形且可调等特点。
[0010]本实用新型工作模式包括:单频点模式、扫频模式、混频模式等。由串/网口输入电路、现场可编程门阵列(field programmable gate array，FPGA)电路、DDS处理电路组成。上述四通道宽带信号产生由输入信息处理、串口和网口控制电路、FPGA电路、DDS处理电路、DAC转换器顺次连接。通过控制逻辑产生的频率字、相位字、幅度字来控制DDS模块产生波形。本实用新型可以灵活配置多种频率扫描波形输出。
[0011]所述串口、网口配置可以同时配置全部四路DDS寄存器，当需要配置多路DDS寄存器时，首先配置通用寄存器，激活想要配置的DDS通道。比如要配置第一和第二路DDS，则配置对应寄存器值。在激活DDS通道后，根据通道寄存器列表的地址对通道寄存器进行配置，每次配置通道寄存器时，同一个地址和值，可同时写入之前激活的DDS通道。在进行多路DDS操作时，一次配置中只能配置相同地址和值到各DDS通道中，若要对不同通道DDS配置不同的值，则需要采用单路DDS配置方式。
[0012]其中频率扫描率寄存器用于控制频率扫描中相邻两频点变化的时间间隔，反映的是频率扫描的速度。频率扫描间隔时间由式确定，t即为频率扫描间隔时间，TSYNC_CLK为扫描定时器时钟周期，SYNC_CLK为同步时钟，其与系统时钟的关系为，即系统时钟的4分频时钟。SRR为频率扫描率寄存器，取值为1~。频率扫描率寄存器分为向上扫描率寄存器和向下扫描率寄存器，分别控制频率向上向下扫描的扫描间隔时间。向上扫描表示从低频点向高频点扫描，向下扫描表示从高频点向低频点扫描。
[0013]所述FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这一概念，利用小型查找表来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动1/0，构成基本逻辑单元模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间与I/O间的联接方式。
[0014]FPGA工作流程如下:系统首先初始化系统，接收串口 /网口数据，储存在SRAM中。通过LMB总线和OPB总线进行系统连接，对端口映射、存储空间映射、属性映射等参数设置，再通过GP1输出标准信号，表明数据处理算法的开始于结束，将数据分配到四路通道中。
[0015]所述DDS系统由频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器组成。参考时钟为高稳定度的晶体振荡器，其输出用于同步DDS各组成部分的工作；相位累加器进行数据合并；累加寄存器累加频率控制字，相位累加器的溢出频率就是DDS输出的信号频率；正弦查询表寻址得出正弦波信号。
[0016]本实用新型的特点是:
[0017]1.宽工作频带。根据Nyquist定律，只要输出信号的最高频率分辨率分量小于或等于fclk/2就可以实现。
[0018]2.连续相位变化。改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。
[0019]3.高频率分辨率。若时钟频率不变，DDS频率分辨率仅由相位累加器位数来决定，也就是理论上的值越大，就可以得到足够高的频率分辨率。
[0020]4.可输出任意波形且可调。只要ROM中所存的幅值满足并且严格遵守Nyquist定律，即可得到输出波形。
[0021]5.便携式。尺寸规格为124_x76xl8mm，仅为小笔记本大小，方便携带。
[0022]6.节约成本，可以产生四路信号。
【附图说明】
[0023]图1是本实用新型的整体结构框图；
[00