专利名称：高精度四通道i/q信号源的制作方法
技术领域：
本实用新型涉及信号源，具体涉及高精度四通道I/Q信号源。
背景技术：
随着现代通信、雷达和电子对抗技术的飞速发展，研发的集成调制器对信号源指标要求越来越高，需要I/Q信号输入频率为DC 600MHz。但市面上销售的国外信号源的I/Q信号输出频率大都无法达到该频率要求，并且价格昂贵，维护困难。国内在高频率、多路信号同步输出时遇到技术瓶颈。市面上销售的信号源采用内置基带发生器方式，产生I/Q信号输出，但输出频率低，不满足产品测试要求。
实用新型内容本实用新型所要解决的技术问题在于提供高精度四通道I/Q信号源。为了解决上述技术问题，本实用新型的技术方案是，一种四通道I/Q信号源，包括PC机、FPGA、信号发生器和单片机；其特点是:信号发生器包括I+信号发生器、1-信号发生器、Q+信号发生器和Q-信号发生器；其中，I+信号发生器输出的I+信号与1-信号发生器输出的1-信号为一对差分信号；Q+信号发生器输出的Q+信号与Q-信号发生器输出的Q-信号为一对差分信号；1+信号发生器输出的信号与Q+信号发生器输出的Q+信号为一对同步正交信号；每个信号发生器均包括DDS电路、选频滤波放大器、数控衰减器和直流偏置电路；单片机一通过串口一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，使4路信号的初始相位和频率保持一致，并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求，使I+信号与1-信号为一对差分信号，Q+信号与Q-信号为一对差分信号，I+信号与Q+信号为一对同步正交信号；单片机二通过串口二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器，为选频滤波放大器指定滤波频段，提高输出信号的无杂散动态范围；同时，所述单片机二分别输出信号到4路数控衰减器，控制所述数控衰减器对收到的信号进行幅度调整；并且，单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值；提高了输出的IQ信号精度；所述FPGA通过内部的移位寄存器对单片机一传输的数据实时接收，并把复位、同步、频率和相位信息通过状态机分别输出到4个DDS电路，控制4个DDS电路输出信号的同步、频率和相位；4个所述DDS电路同时接收FPGA通过状态机输出的信息，同时接收参考时钟信号，4个DDS电路分别产生初始相位一致的I+信号、1-信号、Q+信号和Q-信号，分别输出到对应的选频滤波放大器；所述选频滤波放大器能够根据不同的频段进行选择滤波，每个所述选频滤波放大器分别接收对应的DDS电路输出的信号，对收到的信号在单片机二指定频段下进行选择滤波处理后分别输出到对应数控衰减器；每个所述数控衰减器分别接收对应的选频滤波放大器输出的信号，并受单片机二输出信号的控制，对收到的信号进行幅度调整处理后，分别通过直流偏置电路输出；每个所述直流偏置电路分别接收对应的所述数控衰减器输出的信号，为外部设备提供直流偏置输出信号。本实用新型采用PC机对信号源的频率、相位、幅度等直接程控，使用方便、直观；通过单片机一控制FPGA，进而控制DDS电路产生信号的频率和相位，DDS电路产生的IQ四路信号通过四个独立的选频滤波器、可调衰减器和直流偏置电路输出，输出信号的幅度由单片机二控制，具体控制过程是:通过单片机一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，并通过单片机二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器和4路数控衰减器，为选频滤波放大器指定滤波频段，提高输出信号的无杂散动态范围；并控制4路数控衰减器分别对收到的信号进行幅度控制；并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求；单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，分别输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值；提高了信号源输出信号的精度。根据本实用新型所述的高精度四通道I/Q信号源的一种优选方案，所述PC机中设置有参数设置界面，对信号源输出信号的频率、相位、幅度直接程控。根据本实用新型所述的高精度四通道I/Q信号源的一种优选方案，所述单片机二采用8位单片机，单片机二通过串口 二与PC机相连并获取PC机发送的指令，通过IO输入输出口分别与4个选频滤波放大器的控制端和4个数控衰减器的控制端相连，为选频滤波放大器指定滤波频段，以及控制数控衰减器的衰减值，达到按步进控制信号幅度、优化无杂散动态范围目标。根据本实用新型所述的高精度四通道I/Q信号源的一种优选方案，所述单片机一采用8位单片机，该单片机通过串口 一与PC机连接并获取PC机传输的指令，通过IO输入输出口与FPGA连接，对FPGA发送指令。本实用新型所述的高精度四通道I/Q信号源的有益效果是:本实用新型能够输出4路DC 700MHz的I+信号、1-信号、Q+信号和Q-信号，输出信号的无杂散动态范围广，输出信号的频率范围广，输出信号精度高；并且，输出信号的频率、相位、幅度均可通过PC机参数设置界面直接程控和修改，显示直观、操作简单；本实用新型还具有成本低，性能优的特点，能广泛应用于现代通信、雷达和电子对抗等领域。
[0018]图1是本实用新型所述的四通道I/Q信号源的原理图。图2是DDS电路控制示意图。图3是PC机参数设置界面示意图。图4是单片机二的原理框图。图5是数控衰减器的原理框图。图6是单片机一的程序流程框图。图7是单片机二的程序流程框图。
具体实施方式
参见图1，一种四通道I/Q信号源，包括PC机、FPGA、信号发生器、串口一、串口二、单片机一和单片机二 ；其中:信号发生器包括I+信号发生器1、1-信号发生器2、Q+信号发生器3和Q-信号发生器4 ;其中，I+信号发生器I输出的I+信号与1-信号发生器2输出的1-信号为一对差分信号；Q+信号发生器3输出的Q+信号与Q-信号发生器4输出的Q-信号为一对差分信号；1+信号发生器I输出的信号与Q+信号发生器3输出的Q+信号为一对同步正交信号；每个信号发生器均包括DDS电路、选频滤波放大器、数控衰减器和直流偏置电路；单片机一通过串口一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，使4路信号的初始相位和频率保持一致，并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求，使I+信号与1-信号为一对差分信号，Q+信号与Q-信号为一对差分信号，I+信号与Q+信号为一对同步正交信号；单片机二通过串口 二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器，为选频滤波放大器指定滤波频段，提高输出信号的无杂散动态范围；同时，所述单片机二分别输出信号到4路数控衰减器，控制所述数控衰减器对收到的信号进行幅度调整；并且，单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值；提高了输出的IQ信号精度；所述FPGA通过内部的移位寄存器对单片机一传输的数据实时接收，并把复位、同步、频率和相位信息通过状态机分别输出到4个DDS电路，控制4个DDS电路输出信号的同步、频率和相位；4个所述DDS电路同时接收FPGA通过状态机输出的信息，同时接收参考时钟信号，4个DDS电路分别产生初始相位一致的I+信号、1-信号、Q+信号和Q-信号，分别输出到对应的选频滤波放大器；所述选频滤波放大器能够根据不同的频段进行选择滤波，每个所述选频滤波放大器分别接收对应的DDS电路输出的信号，对收到的信号在单片机二指定频段下进行选择滤波处理后分别输出到对应数控衰减器；每个所述数控衰减器分别接收对应的选频滤波放大器输出的信号，并受单片机二输出信号的控制，对收到的信号进行幅度调整处理后，分别通过直流偏置电路输出；[0032]每个所述直流偏置电路分别接收对应的所述数控衰减器输出的信号，为外部设备提供直流偏置输出信号。参见图4、图5，所述单片机二采用8位单片机，单片机二通过串口二与PC机相连并获取PC机发送的指令，通过IO输入输出口分别与4个选频滤波放大器的控制端和4个数控衰减器的控制端相连，为选频滤波放大器指定滤波频段，以及控制数控衰减器的衰减值，达到按0.5dB步进控制信号幅度、优化无杂散动态范围等目标。所述单片机二具体可以采用 ATmega8515、ATmega8535 等单片机，其中，单片机的 PA6 (AD6)、PA7(AD7)和 PB6 (MISO)端同时与4个选频滤波放大器的控制端连接，为选频滤波放大器指定滤波频段，优化无杂散动态范围；单片机的PAO (ADO)至PA5 (AD5)端分别与其中一个数控衰减器的Vl至V6端连接；PC0(A8)至PC5(A13)端分别与其中另一个数控衰减器的Vl至V6端连接，PBO至PB5端分别与其中第三个数控衰减器的Vl至V6端连接，PD2至PD7端分别与其中第四个数控衰减器的Vl至V6端连接，控制数控衰减器的衰减值，达到按步进控制信号幅度。所述单片机一采用8位单片机，该单片机通过串口一与PC机连接并获取PC机传输的指令，通过IO输入输出口与FPGA连接，对FPGA发送指令，该指令通过FPGA传送至DDS电路，控制IQ信号输出的频率、相位等指标。所述单片机一可采用89C2051等单片机，其中，DDS电路可采用DS875型芯片；FPGA可采用EP1C6F256C6型。参见图5，数控衰减器最小控制精度为0.5dB，6位控制字；可采用HMC472LP4数控衰减器芯片。直流偏置电路可以采用JEBT_4R2GW芯片。所述选频滤波放大器要求每个频段的中心频率频偏20MHz带外抑制指标大于40dB，矩形系数小于1.2，带内波动小于ldB，3dB带宽大于IOMHz。具体实施时，由于信号源需要同时输出4路频率高达700MHz的I/Q正交信号，参考时钟信号采用2800MHZ ;如输出信号频率为600MHz的I/Q正交信号，参考时钟信号采用2000MHZ ;并且输出的4路信号同步、频率相同、相位单独可调，对此，采用基于DDS频率合成技术，对参考端与FPGA时钟共源，对信号源的频率和相位单独控制，实现4片DDS芯片同步输出。由于DDS芯片的频率控制字和相位控制字为并行工作方式，需要的控制管脚多，为了实现对频率和相位的有效控制，使用FPGA对DDS芯片实时控制，DDS控制图如图2。参见图3，在PC机，采用Delphi语言开发的PC机界面软件，用户能够在PC机参数设置界面直接设置输出信号的频率、相位、幅度等信息，PC机经过串口将相关信息发送给单片机一和单片机二，对信号源的电源、频率、相位、幅度直接程控，显示直观，使用方便。本实用新型通过单片机一接收PC机的命令，并把复位、同步、频率和相位等信息发送给FPGA，FPGA通过内部的移位寄存器对单片机传输的数据实时接收，并把复位、同步、频率和相位等信息通过状态机的方式控制DDS输出正交信号和差分信号，其单片机一程序流程图如图6所不。具体控制流程为:IQ四路信号通过对四片DDS共参考源，实现四路输出信号的初相位一致，并且每一路的信号相位均可通过PC机单独控制，控制时，首先确定I+信号与Q+信号的相位差是否满足89° 91°，若不满足，调整Q+信号输出相位，使I+信号与Q+信号的相位差满足要求，进而判断调整I+信号与1-信号之间的相位差是否满足179° 180°、若不满足，调整1-信号输出相位，使1-信号与I+信号的相位差满足要求，再判断Q+信号与Q-信号之间的相位差是否满足179° 180°，若不满足，调整Q-信号输出相位，使Q-信号与Q+信号的相位差满足要求，最终实现信号IQ正交输出。FPGA的状态机分为4状态，当状态机处于复位状态时，循环等待启动信号，一旦启
动信号有效，状态机开始工作。状态机部分控制代码如下:
process(mcu_rst, elk) begin
if elk’ event and elk= ’I，then if mcu_rst = ’ I， then current—state <= tap3; syncI <=，I，;
权利要求1.一种高精度四通道I/Q信号源，包括PC机、FPGA、信号发生器和单片机；其特征在于:信号发生器包括I+信号发生器(I)、1-信号发生器(2)、Q+信号发生器(3)和Q-信号发生器⑷；其中，I+信号发生器⑴输出的I+信号与1-信号发生器⑵输出的1-信号为一对差分信号；Q+信号发生器(3)输出的Q+信号与Q-信号发生器(4)输出的Q-信号为一对差分信号；I+信号发生器(I)输出的信号与Q+信号发生器(3)输出的Q+信号为一对同步正交信号；每个信号发生器均包括DDS电路、选频滤波放大器、数控衰减器和直流偏置电路； 单片机一通过串口一接收PC机输出的频率、相位数据控制信号，进行运算处理后输出信号到所述FPGA，控制DDS电路产生信号的频率和相位，使4路信号的初始相位和频率保持一致，并且，单片机一判断信号源输出的4路信号的相位差是否满足要求，当不满足时，输出信号到所述FPGA，调整DDS电路产生信号的相位，使4路信号的相位差满足要求，使I+信号与1-信号为一对差分信号，Q+信号与Q-信号为一对差分信号，I+信号与Q+信号为一对同步正交信号； 单片机二通过串口二接收PC机输出的频率和幅度数据控制信号，进行运算处理后，分别输出信号到4路选频滤波放大器，为选频滤波放大器指定滤波频段，同时，所述单片机二分别输出信号到4路数控衰减器，控制所述数控衰减器对收到的信号进行幅度调整；并且，单片机二判断信号源输出的4路信号的幅度差是否满足设定值，当不满足时，输出信号到4路数控衰减器，控制4路数控衰减器分别对收到的信号进行幅度调整，使4路信号的幅度差满足设定值； 所述FPGA通过内部的移位寄存器对单片机一传输的数据实时接收，并把复位、同步、频率和相位信息通过状态机分别输出到4个DDS电路，控制4个DDS电路输出信号的同步、频率和相位； 4个所述DDS电路同时接收FPGA通过状态机输出的信息，同时接收参考时钟信号，4个DDS电路分别产生初始相位一致的I+信号、1-信号、Q+信号和Q-信号，分别输出到对应的选 频滤波放大器； 所述选频滤波放大器能够根据不同的频段进行选择滤波，每个所述选频滤波放大器分别接收对应的DDS电路输出的信号，对收到的信号在单片机二指定频段下进行选择滤波处理后分别输出到对应数控衰减器； 每个所述数控衰减器分别接收对应的选频滤波放大器输出的信号，并受单片机二输出信号的控制，对收到的信号进行幅度调整处理后，分别通过直流偏置电路输出； 每个所述直流偏置电路分别接收对应的所述数控衰减器输出的信号，为外部设备提供直流偏置输出信号。
2.根据权利要求1所述的高精度四通道I/Q信号源，其特征在于:所述PC机中设置有参数设置界面，对信号源输出信号的频率、相位、幅度直接程控。
3.根据权利要求1或2所述的高精度四通道I/Q信号源，其特征在于:所述单片机二采用8位单片机，单片机二通过串口二与PC机相连并获取PC机发送的指令，通过IO输入输出口分别与4个选频滤波放大器的控制端和4个数控衰减器的控制端相连，为选频滤波放大器指定滤波频段，以及控制数控衰减器的衰减值。
4.根据权利要求3所述的高精度四通道I/Q信号源，其特征在于:所述单片机一采用8位单片机，该单片机通过串口一与PC机连接并获取PC机传输的指令，通过IO输入输出口与FPGA连接，对FPGA发送指令。`
专利摘要本实用新型公开了一种高精度四通道I/Q信号源，包括PC机、FPGA、信号发生器和单片机；其特征在于信号发生器包括I+信号发生器、I-信号发生器、Q+信号发生器和Q-信号发生器；其中，I+信号发生器输出的I+信号与I-信号发生器输出的I-信号为一对差分信号；Q+信号发生器输出的Q+信号与Q-信号发生器输出的Q-信号为一对差分信号；I+信号发生器输出的信号与Q+信号发生器输出的Q+信号为一对同步正交信号；每个信号发生器均包括DDS电路、选频滤波放大器、数控衰减器和直流偏置电路；本实用新型能够输出4路DC～700MHz的I+信号、I-信号、Q+信号和Q-信号，输出信号的频率、相位、幅度均可通过PC机界面直接程控修改，操作简单，成本低，性能优，具有良好的应用前景。
文档编号H04L25/02GK202931369SQ20122063577
公开日2013年5月8日 申请日期2012年11月27日 优先权日2012年11月27日
发明者唐景磊, 范麟, 张孝勇, 苏良勇, 万天才, 陈昆, 王露 申请人:重庆西南集成电路设计有限责任公司