外部引入的24V电源经DB9接入光耦测试电路板，在内部被电源模块1转成5 V输出给FPGA最小系统2供电及其附属电路供电。
[0029]图2示出了本实施例提供的一种光耦测试电路板的光耦测试电路图优选地，所述光耦测试电路包括:
[0030]第一电容Cl的第一端与所述FPGA最小系统2连接，所述第一电容Cl的第二端与被测光耦TLP781 (GR-DIP4)的第一端连接；5VGND输入端与所述被测光耦TLP781 (GR-DIP4)的第二端之间连接有第二电阻R2;所述第一电容C1的第二端与5VGND电源之间并联有第一电阻R1和第一二极管D1，且所述第一二极管D1的正极与5VGND电源连接；
[0031]所述被测光耦TLP781(GR-DIP4)的第三端与地线GND端连接，所述被测光耦TLP781(GR-DIP4)的第四端与TJ101端连接;所述TJ101端与第一三极管N1和第二三极管P2的基极连接;所述GND端与第二电容C2的第一端连接，并与所述第二三极管P2的发射极连接;所述第二电容C2的第二端与TJ101端之间串联有第五电阻R5和第二二极管D2，且所述第二二极管D2的正极与所述第二电容C2的第二端连接;所述第二电容C2的第二端与所述第二二极管D2的正极均与24V电源连接;所述第一三极管N1的集电极与24V电源之间并联有第三电阻R3和第四电阻R4，所述第一三极管N1的发射极与所述第二三极管P2的集电极连接;所述第一三极管N1的发射极与第一电解电容E1的正极连接，所述第一电解电容E1的负极分别与第三二极管D3的负极和第四二极管D4的正极连接;所述第三二极管D3的正极分别与第二电解电容E2的负极和所述光耦测试电路的输出端TJ04连接;所述第四二极管D4的负极和所述第二电解电容E2的正极均与所述第二三极管P2的发射极连接。
[0032]其中，所述第一三极管N1为NPN型，所述第二三极管P2为PNP型。
[0033]本实施例提供的光耦测试电路用于测试光耦性能，依照动态转直流电路的原理设计而成，在器件选择上与动态转直流电路保持一致，以保证对光耦的测试结果精确可靠。经过一段时间的使用表明，该工装可以批量筛选合格光耦，有效的提高了生产效率。
[0034]应该注意的是上述实施例对本实用新型进行说明而不是对本实用新型进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本实用新型可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
[0035]以上实施方式仅适于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。
【主权项】
1.一种光耦测试电路板，其特征在于，包括:1个电源模块、1个现场可编程门阵列FPGA最小系统和至少1个光耦测试电路； 所述电源模块分别与所述FPGA最小系统和所述光耦测试电路连接，且所述FPGA最小系统与所述光耦测试电路连接。2.根据权利要求1所述的一种光耦测试电路板，其特征在于，包括12个所述光耦测试电路。3.根据权利要求2所述的一种光耦测试电路板，其特征在于，还包括3个开关，每个开关控制4个所述光耦测试电路。4.根据权利要求1所述的一种光耦测试电路板，其特征在于，还包括光耦芯片底座。5.根据权利要求1所述的一种光耦测试电路板，其特征在于，所述电源模块的输入电压为24V，输出电压为5V。6.根据权利要求1所述的一种光耦测试电路板，其特征在于，所述光耦测试电路包括: 第一电容的第一端与所述FPGA最小系统连接，所述第一电容的第二端与被测光耦的第一端连接;5V输入端与所述被测光耦的第二端之间连接有第二电阻;所述第一电容的第二端与5V电源之间并联有第一电阻和第一二极管，且所述第一二极管的正极与5V电源连接；所述被测光耦的第三端与地线GND端连接，所述被测光耦的第四端与TJ101端连接;所述TJ101端与第一三极管和第二三极管的基极连接;所述GND端与第二电容的第一端连接，并与所述第二三极管的发射极连接;所述第二电容的第二端与TJ101端之间串联有第五电阻和第二二极管，且所述第二二极管的正极与所述第二电容的第二端连接;所述第二电容的第二端与所述第二二极管的正极均与24V电源连接;所述第一三极管的集电极与24V电源之间并联有第三电阻和第四电阻，所述第一三极管的发射极与所述第二三极管的集电极连接;所述第一三极管的发射极与第一电解电容的正极连接，所述第一电解电容的负极分别与第三二极管的负极和第四二极管的正极连接;所述第三二极管的正极分别与第二电解电容的负极和所述光耦测试电路的输出端TJ04连接;所述第四二极管的负极和所述第二电解电容的正极均与所述第二三极管的发射极连接。7.根据权利要求6所述的一种光耦测试电路板，其特征在于，所述第一三极管为NPN型，所述第二三极管为PNP型。
【专利摘要】本实用新型公开了一种光耦测试电路板，包括：1个电源模块、1个现场可编程门阵列(Field－Programmable？Gate？Array，简称FPGA)最小系统和至少1个光耦测试电路；所述电源模块分别与所述FPGA最小系统和所述光耦测试电路连接，且所述FPGA最小系统与所述光耦测试电路连接。通过将被测光耦插在测试电路上，不仅一次可测试多个光耦，而且插拔方便，便于芯片的二次使用。
【IPC分类】G01R31/00
【公开号】CN205103337
【申请号】CN201520858674
【发明人】王伟, 杨旭文
【申请人】北京交控科技股份有限公司
【公开日】2016年3月23日
【申请日】2015年10月30日