专利名称：日历时钟的制作方法
技术领域：
本实用新型涉及一种日历时钟。
目前，尚无专门的日历时钟，现有的XI-9636液晶时钟、HXCD-9988电子钟在光线差的环境中无法看见时间数字，还要另挂日历或台历，且日历一般只限一年。
本实用新型的目的在于设计一种集日历、时间和星期显示于一体的日历时钟。
本实用新型是这样来实现其目的的该日历时钟包括有外壳，装于外壳内的支承、固定、联接电路元器件的电路板，外壳上设计有观察日历、时间和星期数字的透明面板，并设有调试按键键孔，调试振荡电路产生的信号进入与其联接的驻存有日历、时间和星期控制驱动程序的控制驱动器U1，经过处理后，信号进入接于控制驱动器U1和数码管显示器之间的存储记忆驱动器U2和U3中，与接于控制驱动器U1和数码管显示器之间的电压放大电路一起驱动数码管LED显示日历、时间和星期的数字，调试振荡电路、控制驱动器U1、存储记忆驱动器U2和U3与电源电路输出端联接。
本实用新型亦可这样来实现其目的控制驱动器U1为一块89C51型的集成块，在其12、13脚上接有秒显示电路，在其17脚上接有报时电路，39脚通过稳压管Z1与电源电路的输出端联接。
本实用新型的调试振荡电路由三只调试按键K1、K2、K3和晶体振荡器GZ、四只电阻和三只电容联接而成，调试按键K1、K2、K3的一端与控制驱动器U1的38、37、36脚联接，并分别通过一只电阻与电源电路的输出端联接，晶体振荡器GZ两端分别接于控制驱动器U1的19、18脚上，其电解电容E4两端分别与控制驱动器U1的9、30脚联接。
本实用新型的存储记忆驱动器U2和U3是由二块完全相同的74HC164集成块串接而成，其两者的8脚串接，U2的13脚与U3的1、2脚串接，U2的1、2、8脚与控制驱动器U1的11、10脚相联接，传输日历、时间和星期数据，U2的3至6脚和10至12脚，U3的3至6脚和10至13脚与由17只共阳高亮度数码管LED组成的数码管显示器联接，存储记忆驱动器U2和U3的9脚与电源电路的输出端联接，显示年前两位数字的数码管LED接有电阻。
本实用新型的电压放大电路由P1至P15的15只三极管和电阻联接而成，其每只管的基极通过一电阻与控制驱动器U1的1至7脚和21至28脚联接，集电极与数码管显示器联接，显示年、公历日、农历日末位数字的电压放大电路的三极管P2、P6、P15的发射极接一电阻。
本实用新型的秒显示电路由二只正极联接在一起的发光二极管L1、L2和电阻联接而成，发光二极管的负极通过一电阻与控制驱动器U1联接的。
本实用新型报时电路由放大用三极管N1和蜂鸣器F1及电阻联接而成，蜂鸣器F1接于三极管N1的集电极上，三极管N1基极通过一电阻与控制驱动器U1联接。
本实用新型的电源电路设计有交流、蓄电池直流和干电池三种供电电路，交流市电经晶体二极管构成的桥式整流器QI整流后输出的脉动电流经与其输出端联接的电容滤波电路滤波后，送入与其联接的稳压器V1，然后经接于其输出端上的输出切换充电电路输出，蓄电池直流通过切换二极管D1与整流器QI输出端和稳压器V1输入端联接，输出切换充电电路由四只二极管D2、D3、D4、D5和电阻、三只电容、干电池B2联接而成，二极管D5正极与干电池B2的正极相联，其余三只二极管的正极与稳压器V1输出端联接。
由于本实用新型具有上述结构设计，包括有调试振荡电路、控制驱动器、存储记忆驱动器、数码管显示器，在控制驱动器控制驱动下显示日历、时间和星期，并设有交流、蓄电池直流、干电池三种供电电路，因而白天、晚上均可观看到时间、日历和星期，还能观看到公历、农历的年、月、日，按动调试按键就能查看以前的公历年、月、日，由于具有三种电源，蓄电池直流、交流停电时，可自动切换为电池供电，保持数据，重新启动后，不需再重新调试，特别适于大小车辆、、火车、作战车辆和坦克上使用。
以下结合附图和实施例加以进一步说明，但不仅限于此。
图1是本实用新型的总体电路方框图；图2是本实用新型电源部分的电路方框图；图3是本实用新型的一种面板的示意图；图4是本实用新型电路原理图；图5是电压放大电路和显示器联接的完整电路结构图。
如图中所示，本日历时钟包括有时钟的外壳，装于外壳内的支承、固定、联接电路元器件的电路板，外壳上设计有观察日历、时间和星期数字的透明面板，并设有调试按键键孔，调试振荡电路产生的信号进入与其联接的驻存有日历、时间和星期控制驱动程序的控制驱动器U1，经处理后，信号进入接于控制驱动器U1和数码管显示器间的存储记忆驱动器U2和U3中，与接于控制驱动器U1和数码管显示器之间的电压放大电路一起，驱动数码管LED点亮显示日历、时间和星期的数字，调试振荡电路、控制驱动器U1、存储记忆驱动器U2和U3与电源电路输出端联接。控制驱动器U1为驻存有控制驱动程序的40脚集成块89C51器件，为相应性能集成块驻入控制驱动程序而成，在其12、13脚上接有秒显示电路，在17脚上接有报时电路，其39脚上通过稳压管Z1与电源电路的6V输出端Vcc联接，稳压管Z1正极与39脚联接，并接有电阻R2,R2为RJ-510Ω，稳压管Z1可从市场选购，为3.3V通用稳压管。秒显示电路由二只正极联在一起的发光二极管L1、L2和电阻联接而成，发光二极管L1、L2的负极分别通过一电阻R28、R29与控制驱动器U1联接的，正极接公共点VDD。发光二极管L1、L2为φ3高亮度绿色通用发光二极管，市场选购。报时电路由放大用晶体三极管N1和蜂鸣器F1及电阻R23、R24联接而成，蜂鸣器F1接于三极管N1的集电极上，三极管N1的基极通过电阻R24与控制驱动器U1相联接的，发射极直接接地。三极管N1采用9013，可市场选购，蜂鸣器F1采用6V直流控制的。调试振荡电路由三只调试按键K1、K2、K3和晶体振荡器GZ、四只电阻R3、R4、R5、R6和电容C3、C4、E4联接而成，调试按键K1、K2、K3的一端与控制驱动器U1的38、37、36脚联接，并分别通过一电阻R2、R5、R6与电源电路输出端VCC联接，另一端接地。晶体振荡器GZ两端与控制驱动器U1的19、18脚联接，在控制驱动器U1的9脚和30脚间接有电解电容E4，其正极接公共点VDD，9脚上接有电阻R3。调试按键K1、K2、K3安装时，露于外壳上的键孔内，便于调试，为6*6微动按键，电容C3、C4为瓷片电容，27PF,E4为10μF/16U电解电容，电阻R4、R5、R6为RJ-10KΩ,R3为RJ-100K。晶体振荡器GZ为12MHZ的通用晶体振荡器，可从市场选购。存储记忆驱动器U2和U3由二块完全相同的74HC164集成块串接而成，其两者的8脚串接，U2的13脚与U3的1、2脚串接，U2的1、2、8脚与控制驱动器U1的11、10脚联接，传输日历、时间和星期数据，U2的3至6脚和10至12脚，U3的3至6脚和10至13脚与由17只共阳高亮度数码管LED组成的数码管显示器联接，U2、U3的9脚与电源电路的输出端VCC联接。数码管LED均为0.39共阳高亮度红绿数码管。电压放大电路由P1至P15的15只三极管和电阻联接而成，每只三极管的基极通过一电阻R7至R22与控制驱动器U1的1至7脚和21至28脚联接，集电极与数码管显示器联接，显示年、公历日、农历日末位数的电压放大电路的P2、P6、P15的发射极通过一电阻R22、R25和R30接VDD。P1至P15三极管可选用9012,17只数码管中，其中有两只直接接电阻R26、R27，电阻另一端接VDD，用于显示年代的前两位数，如20。电压放大电路、存储记忆驱动器U2和U3在控制驱动器U1控制下一起驱动数码管显示器的数码管LED点亮显示相应的日历、时间和星期数字。本实用新型的电源电路设计有交流、蓄电池直流和干电池三种供电电路，交流市电经电源变压器B1送入晶体二极管构成的桥式整流器QI，整流后输出的脉动电流经与其输出端联接的由电容C1、E1组成的电容滤波电路滤波后，送入与其联接的稳压器V1中，然后经接于其输出端上的输出切换充电电路，输出6V电压，蓄电池直流通过切换二极管D1的负极与整流器QI输出端和稳压器V1输入端联接，输出切换充电电路由四只二极管D2、D3、D4、D5和电阻R1、电容C2、E2、E3、干电池B2联接而成，二极管D2、D3、D4正极与稳压器V1输出端相联，二极管D5的正极与干电池B2的正极相联。D1正端与9-12V蓄电池联接。桥式整流器QI为通用型，为1安(A)，市场选购。B1变压器为市售电源变压器，稳压器V1为7086，二极管D1、D2、D3、D4选用1N4007,D5为2AP9,E1电解电容为470μF/16V,E2、E3为220μF/16V，均可从市场选购。干电池B2选用4.5V电池。
以上的电路元器件，可用同性能的替换，所有元器件均可市场选购。
权利要求1.一种日历时钟，其特征在于包括有外壳，装于外壳内的支承、固定、联接电路元器件的电路板，外壳上设计有观察日历、时间和星期数字的透明面板，并设有调试按键键孔，调试振荡电路产生的信号进入与其联接的驻存有日历、时间和星期控制驱动程序的控制驱动器U1，经过处理后，信号进入接于控制驱动器U1和数码管显示器之间的存储记忆驱动器U2和U3中，与接于控制驱动器U1和数码管显示器之间的电压放大电路一起驱动数码管LED显示日历、时间和星期的数字，调试振荡电路、控制驱动器U1、存储记忆驱动器U2和U3与电源电路输出端联接。
2.根据权利要求1所述的日历时钟，其特征在于控制驱动器U1为一块89C51型的集成块，在其12、13脚上接有秒显示电路，在其17脚上接有报时电路，39脚通过稳压管Z1与电源电路的输出端联接。
3.根据权利要求1或2所述的日历时钟，其特征在于调试振荡电路由三只调试按键K1、K2、K3和晶体振荡器GZ、四只电阻和三只电容联接而成，调试按键K1、K2、K3的一端与控制驱动器U1的38、37、36脚联接，并分别通过一只电阻与电源电路输出端联接，晶体振荡器GZ两端分别接于控制驱动器U1的19、18脚上，其电解电容E4两端分别与控制驱动器U1的9、30脚联接。
4.根据权利要求1或2所述的日历时钟，其特征在于存储记忆驱动器U2和U3是由二块完全相同的74HC164集成块串接而成，其两者的8脚串接，U2的13脚与U3的1、2脚串接，U2的1、2、8脚与控制驱动器U1的11、10脚相联接，传输日历、时间和星期数据，U2的3至6脚和10至12脚，U3的3至6脚和10至13脚与由17只共阳高亮度数码管LED组成的数码管显示器联接，存储记忆驱动器U2和U3的9脚与电源电路的输出端联接，显示年前两位数字的数码管LED接有电阻。
5.根据权利要求1或2所述的日历时钟，其特征在于电压放大电路由P1至P15的15只三极管和电阻联接而成，其每管的基极通过一电阻与控制驱动器U1的1至7脚和21至28脚联接，集电极与数码管显示器联接，显示年、公历日、农历日的末位数字的电压放大电路的三极管P2、P6、P15的发射极接一电阻。
6.根据权利要求1或2所述的日历时钟，其特征在于秒显示电路由二只正极联接在一起的发光二极管L1、L2和电阻联接而成，发光二极管L1、L2的负极通过一电阻与控制驱动器U1联接的。
7.根据权利要求1或2所述的日历时钟，其特征在于报时电路由放大用三极管N1和蜂鸣器F1及电阻联接而成，蜂鸣器F1接于三极管N1的集电极上，三极管N1基极通过一电阻与控制驱动器U1联接。
8.根据权利要求1或2所述的日历时钟，其特征在于电源电路设计有交流、蓄电池直流和干电池三种供电电路，交流市电经晶体二极管构成的桥式整流器QI整流后输出的脉动电流经与其输出端联接的电容滤波电路滤波后，送入与其联接的稳压器V1，然后经接于输出端上的输出切换充电电路输出，蓄电池直流通过切换二极管D1与整流器QI输出端和稳压器V1输入端联接，输出切换充电电路由四只二极管D2、D3、D4、D5和电阻、三只电容、干电池B2联接而成，二极管D5正极与干电池B2的正极相联，其余三只二极管的正极与稳压器V1输出端联接。
专利摘要本实用新型涉及一种日历时钟,包括有外壳,装于外壳内的支承、固定、联接电路元器件的电路板,外壳上设计有观察日历、时间和星期数字的透明面板,并设有调试按键键孔,调试振荡电路产生的信号,经控制驱动器处理后,进入存储记忆驱动器,与控制驱动器相联的电压放大电路一起驱动数码管显示器显示日历、时间和星期的数字,调试振荡电路、控制驱动器、存储记忆驱动器与电源电路输出端联接。
文档编号G04G13/00GK2457636SQ0121383
公开日2001年10月31日 申请日期2001年1月4日 优先权日2001年1月4日
发明者朱胜才 申请人:朱胜才