多处理器嵌入系统内的时刻同步和分配及相关方法

专利名称：多处理器嵌入系统内的时刻同步和分配及相关方法
技术领域：
本发明涉及一种用于无线电及其它具有嵌入处理器的应用的软
件通信体系结构(SCA)。
背景技术：
随着处理能力和程序设计技术的进步，软件定义的移动无线通信 设备(例如，无线电)日益普及。不是依赖硬件和电路组件执行任务 例如频率、调制、带宽、安全功能和波形要求，而是这些功能由软件 无线电内的软件模块或组件执行。即，对于软件无线电，模拟信号被 转换到数字域，在数字域中使用数字信号处理执行上述功能。
由于无线电的大部分功能由软件控制，所以软件无线电可通常由 比较标准的处理器和硬件组件实现。这不仅降低了设备的硬件成本， 而且由于新的通信波形模块可被比较容易地上栽到该设备中且不需 要更换新的硬件组件，所以还大大提高了设备升级的灵活性。
利用上述的优点特征的特定一类软件无线电是联合策略无线电 (JTR) 。 JTR无线电包括较标准的无线电和处理硬件，以及用于无 线电将使用的通信波形的合适的波形软件模块。JTR还利用符合软件 通信体系结构(SCA)规范(见，www.JTRS.saalt.mil)的操作系统 软件，该规范全文并入此作为参考文献。SCA是一种开放体系结构框 架，其指定了硬件和软件组件如何交互操作，从而不同的制造商和开 发人员可容易地将他们各自的组件集成到单个设备内。
另 一类移动无线通信设备是蜂窝通信设备，该设备越来越多地使 用软件组件与不同的波形或协议进行通信。即，许多蜂窝设备现在被 设计成以全世界使用的多于一个的蜂窝标准例如全球移动通信系统 (GSM)和个人通信服务(PCS)操作。联合策略无线电系统(JTRS)软件组件体系结构(SCA)定义 了用于实现软件定义无线电(SDR)的一组接口和协议，这些接口和 协议常常基于公用对象请求代理体系结构(CORBA)。部分地，JTRS 及其SCA与一系列软件可重编程无线电一起使用。因此，SCA是用 于实现软件可重编程数字无线电的一组特定规则、方法和设计准则。
JTRS SCA规范由JTRS联合计划办公室(JPO V^布。JTRS SCA 已被构造以使不同JTRS SCA实现之间的应用软件可移植，支持商用 标准以降低开发成本，通过可重用设计模块来缩短新波形的开发时 间，并且基于发展的商用框架和体系结构。
因为JTRS SCA被规定为与实现无关，所以其并不是一种系统 规范，而是约束系统的设计以实现希望的JTRS目标的一组规则。 JTRS SCA的软件框架定义了操作环境(OE )，并且从该环境中指定 了应用使用的服务和接口。 SCA OE包括基于便携式操作系统接口 (POSIX)以及相关的板支持包的核心框架(CF) 、 CORBA中间件 和操作系统(OS) 。 JTRS SCA还提供了用于在应用软件組件之间定 义应用编程接口 (API)的构件块结构(API补充内定义的)。
JTRS SCA核心框架(CF)是一种定义了一组必要的、"核心" 开放软件接口和特性的体系结构概念，该接口和特性用于嵌入式、分 布式计算通信系统内的软件应用组件的部署、管理、互连和相互通信。 接口可被在JTRS SCA规范内定义。但是，开发人员可实现一些接口 ； 一些接口可由非核心应用(即，波形等)实现，而一些接口可由硬件 设备提供商提供。
JTRS无线电和SCA的规范通常需要用于命令和数据(红与黑) 处理系统的接口。无线电平台可包括多处理器嵌入系统，其包括现场 可编程门阵列(FPGA)。在当前一些系统中，常常在软件内协调处 理元件之间的定时同步。此方案在处理元件之间使用 一系列消息交 换，其中一个元件在^iL送的消息内提供了定义的时间基准。这种当 前技术可实现的精度由于消息交换的中断等待时间和定时可变性而 有限。希望确定一种在通常作为软件无线电操作的嵌入系统内的多个处理器和进程之间精确地同步时刻，从而可以小于l微妙的误差精确 地确定同步。

发明内容
鉴于前述背景，本发明的一个目标是在具有多个无线电子系统的 软件定义无线电内提供一种不使用 一 系列时间不精确消息交换的时 刻同步和分配。
根据本发明的一个非限制性实例，软件定义无线电包括一对无线 电子系统，每个子系统具有一个处理器。实时时钟操作以被至少一个 无线电子系统读取以便确定时刻。处理器操作以便使用全局硬件定时 脉冲向无线电子系统分配时刻。该对无线电子系统可形成为符合软件
通信体系结构(SCA)规范的红(命令)和黑(数据)无线电子系统。 在一个方面，每个处理器可形成为一个现场可编程门阵列 (FPGA)，每个包括一对无线电子系统内的任何时间源被设定到的
自激定时器。每个处理器可包括其中存储时刻的寄存器，这些寄存器
使用公共时钟相互一致地递增以产生自激系统时间。至少 一个处理器
可操作以便当时刻改变时计算与自激系统时间的时刻偏差，并且将与
自激系统时间的时刻偏差分配给无线电子系统。
在另一方面，波形源可被例示到无线电子系统，其中可从波形中
获得时刻。可使用公用对象请求代理体系结构(CORBA)分配时刻偏差。
还公开了一种方法。


本发明的其它目标、特征和优点在下文结合附图对本发明的详细 i兌明中更加明显，在附图中
图1是包括根据本发明的非限制性实例的时刻同步和分配的作 为手提无线电的便携式无线通信设备的透视图。
图1A是示出形成为现场可编程门阵列(FPGA)并且包括根据
6本发明的非限制性实例的时刻同步和分配的两个处理器的框图。
图2是根据本发明的非限制性实例的时刻同步和分配的状态图。
图3是示出根据本发明的非限制性实例的时刻同步和分配的上 电顺序的时序图。
图4是示出根据本发明的非限制性实例的时刻同步和分配的 GPS时间调节顺序的图表。
图5是示出根据本发明的非限制性实例的时刻同步和分配的用 户时间调节顺序的图表。
图6是根据本发明的非限制性实例的时刻同步和分配中使用的 基本软件组件的高层框图。
图7是示出根据本发明的非限制性实例的时刻同步和分配中使 用的基本硬件组件的框图。
图8是示出根据本发明的非限制性实例的时刻同步和分配中使 用的现场可编程门阵列时间体系结构的框图，
图8A是示出根据本发明的非限制性实例的通用处理器(GPP) 和FPGA之间的序列的图表。
图9是示出具有平台插件的基本组件的时刻分配的框图。
具体实施例方式
下文将参照其中示出本发明的优选实施例的附图更充分地说明 不同实施例。可阐述许多不同的形式，并且说明的实施例不应被理解 为局限于文中阐述的实施例。相反，提供这些实施例以便此公开将是 详尽且完整的，并且将本发明的范围完全传达给本领域技术人员。在 附图中类似的附图标记指示类似的单元，并且使用带撇号的符号指示 替代实施例内的类似单元。
在本发明的一个非限制性实施例内，自激定时器在计数器、例如 在现场可编程门阵列(FPGA)内被同步，并且时间源相对于该自激 计数器被锁止。该系统捕获系统中的这些偏差和分配偏差。时间可如 同在FPGA中被计时一样精确。这使得系统可使用CORBA作为标准SCA通信机制以在系统中传递时刻偏差。时刻服务码可负责将这些偏 差提供给系统的剩余部分。因此，可为所有系统组件诸如红色处理器、 例如FPGA或数字信号处理器(DSP)、以及波形和操作环境软件保 持精确时间。
当无线电上电时，从实时时钟(RTC)芯片中读取当前时刻，并 且将其存储在位于无线电两侧上的一对FPGA寄存器内，即存储在使 用SCA体系结构、红和黑子系统的无线电平台内。该时刻主要使用 全局硬件定时脉冲被例示(instantiate)例如创建或加栽到所有处理 元件内。 一旦寄存器被加载，它们可使用公共时钟源递增时钟步进。 这些寄存器将在无线电被上电的同时继续递增，从而产生自激"系统 时间"。当无线电时间改变时，将计算无线电时间相对于自激系统时 间的偏差并将其存储在存储器内。无线电时刻作为与自激系统时间的 偏差被分配。通过从相同时钟脉冲同步一组处理元件，该系统可确保 系统时间总是被高精度地同步。这对于跳频应用可能是非常关键的。
通过传递作为与系统时间的偏差的无线电时间改变，该系统可确 保精确的时间变换。时间还可被从任何处理器更新，并且在传递消息 时仍可同步而无需担心等待时间。时间相关波形例如SINCGARS或 HaveQuickII时间通常需要尽可能紧密地同步，否则会危及无线电之 间的通信。因此，基于JTRSSCA的无线电可具有包括用于将操作环 境和波形应用组件同步到许多跳频波形所需的精度的预定机制的基 于SCA的体系结构。
多处理器嵌入系统内的时刻同步和分配及其相关方法可用于大 型计算机或小型计算机、包括例如军用和民用的添加有收发机的膝上 型电脑上使用的，或者如图1所示的便携式无线通信设备20中使用 的任何类型的无线电软件通信体系结构。便携式无线通信设备被示出 为以下的无线电，即该无线电可包括作为内部组件的收发机，以及具 有天线24和控制按钮的手持壳体22。可在该壳体上的合适位置处安 置液晶显示器(LCD)或类似显示器以便显示。各种内部组件、包括 用于红和黑子系统的双处理器系统以及符合SCA体系结构的软件与所示无线电一起操作。尽管公开了便携式或手提无线电，但是当任何
处理器系统使用SCA以及根据本发明的时刻同步和分配与收发机一 起操作时，可使用所述的体系结构。
图1A是示出时刻同步和分配系统30和基本功能组件的高层框 图，功能组件包括对应于非限制性系统中的红和黑或命令和数据 FPGA的两个现场可编程门阵列(FPGA) 32、 34。每个FPGA 32、 34包括自激计数器36、 38，每个自激计数器均与时刻(TOD)进程 电路函数40、 42—起操作，并且每个进程具有一个TOD偏差表44、 46，使一个偏差44通过转移偏差与另一个偏差46通信。每个FPGA 具有一个读寄存器。 一个TOD偏差表46向与FPGA 34 —起操作的 数字信号处理器(DSP) 50发送转移偏差。第一 FPGA 32从GPS进 程函数52接收信号，并且经由GPS每秒1个脉冲(Pps)时间标记 脉冲从一个模块直接获得时间。另一个FPGA34与实时时钟(RTC) 驱动器54和1Pps中断一起操作以精确地读取实时时钟。
图6是示出时刻同步和分配的基本软件组件的软件系统60的框 图。红色侧和黑色侧62、 64被示出为黑色侧包括时刻插件66，该时 刻插件可访问包括闰秒、UTC偏差、UTC不确定性、上电时间和最 后写入时间的数据库68。 TOD插件66与TOD服务70和TOD_B进 程72—起操作，该进程72与读/写实时时钟(RTC)和驱动器74 — 起操作，并且具有1 Pps中断以精确地读RTC。数据库68与FPGA 驱动器76和"现在"对象FPGA定时器寄存器一起操作，FPGA驱动 器76以便携式操作系统接口 (POSIX)系统时间78来操作，"现在" 对象FPGA定时器寄存器通过获得和设定"现在"对象与TOD一B进程 72 —起操作。FPGA驱动器76针对时间和同步脉冲与FPGA 82和 DSP 84 —起操作。TOD—R进程86操作以从TOD_B进程72接收GPS (UTC+闰秒)时间变换、GPS可使信号"休眠"的确认(ACK)、以 及无线电UTC时间。黑色侧的POSIX系统时间88与TOD一R进程 86 —起操作以获得更新POSIX时间。TOD_R进程86与"现在"对象 FPGA定时器寄存器90 —起操作，并且针对获得和设定"现在"对象操作。红色侧的GPS进程92可经由GPS 1 Pps时间标记脉沖从模块 直接获得时间，并且向黑色侧的TOD服务70传送信号，且与获得和 设定GPS和UTC时间一起操作。人机界面HMI 94针对获得和设定 用户时间与TOD插件一起操作。
通常，TOD用于管理且在无线电中提供精确时间。TOD由黑色 侧组件和红色侧组件构成，黑色侧组件可以被表示为TOD一B进程72, 红色侧组件可以被表示为TOD_R进程86、 TOD服务70和TOD插 件66。 TOD一B进程和TOD一R进程负责更新无线电的黑色和红色侧 组件。TOD服务70提供时间信息，并且管理无线电内的各个硬件和 软件时间组件的同步。此同步包括调用TOD—B进程72以更新时钟。 TOD服务70还将经由通知服务器提供任何未决时间调节的任何注册 用户通知。TOD插件66连接到平台数据库68并且用于写和接收TOD 数据。
在一个非限制性实例中，时刻可以被两个源更新用户例如经由 HMI94(ASCI1、前面板、可试验界面)，或包括具有更高优先级的 GPS的GPS进程92。如果时间已经被具有更高优先级的源改变，则 具有较低优先级的源不能更新时间。由于波形不能看到时间跳跃或者 时间上的后退，所以只能在波形未被例示(instantiate)时进行时间 改变。
当请求时间更新时，计算增量时间改变，并且通过具有通知服务 的通知服务器发送消息，表明存在未决更新。此消息将由需要跟踪所 有时间改变的所有插件使用。时间偏差可被一直跟踪，直到不再有波 形被例示。 一旦没有波形被例示，则TOD服务70可调用TOD—B进 程72以更新时钟，并且使TOD_R进程86与TOD_B进程86同步。
在无线电上通常运行一个TOD服务70的实例。此实例将与 TOD—B进程72以及作为系统的一部分的TOD插件66相通信。 100_8进程72与实时时钟(RTC)芯片和驱动器74以及任何黑色 FPGA硬件相互作用。还更新UTC时间("现在，，对象)以及操作系 统(OS)时钟(上电时)。任何时间调节可被发送给TOD_R进程86b，并且使用硬件线路在TOD一B和TOD_R之间同步。然后，由 TOD—R执行红色侧的UTC时间("现在"对象)和OS时钟(仅当上 电时)的更新。TOD系统插件66将用于访问数据库。
时间调节可来自除了全球定位系统(GPS)之外的其它源。时间 调节不需要是即时的。通常存在确定调节时间的时间源的策略。如果 当前时间由精度较低的源设定，则可允许精度较高的时间源来调节时 间。但是，如果当前时间由精度较高的时间源设定，则精度较低的时 间源将不能调节时间。
GPS进程可在GPS每秒一个脉冲(1 PPS )中断发生之前发送 时间更新。此时间更新可包括下一脉冲的时间值。从TOD服务获得
间数据。在这个端口上的时间的精度是不确定的。无线电内的多个组 件可能希望通过TOD服务获得时间信息。
时间可通过RTC芯片、"现在"对象或TOD服务获得。波形使 用TOD服务以获得时间。希望获得时间的任何其它组件可使用TOD 服务。使用TOD服务提供的时间的组件应当了解，这个时间将由于 CORBA等待时间而不是无线电内的最精确的时间。
图2中用 100示出状态图。UPDATE_BLACK 102和 SYNCH_RED 104(分别)处理更新黑色和红色实时组件。POWER—UP 105是所有TOD组件的启动。UPDATE_TIME 108处理来自HMI或 GPS的时间更新。SYNCH_MANPACK 110处理一些信道之间的时间 同步。WAIT_FOR_NO—WAVEFORM 112将一直监控系统直到不再 有波形被例示。
TOD—B和TOD_R进程72、 86是用于在黑色侧和红色侧之间同 步时间的独立进程。TOD服务70包括命令TOD—B进程72的TOD_B 应用编程接口 (API)的示例。为此，TOD_B进程72用作TOD服务 70的从属。不存在被TOD一B用于调用TOD服务的通信信道。TOD—B 进程负责使TOD_R进程与当前时间同步。
TOD B的责任包括1. 在上电时读RTC;
2. 更新黑色侧时间组件，该组件包括
a. 黑色FPGA (BFPGA)上的硬件定时器内保持的UTC时间 ("现在"对象)；
b. POSIX系统时间(仅当上电时)；和
c. RTC芯片；以及
3. 使用硬件同步线路与TOD一R同步时间。 TOD_R的责任包括
l.更新红色侧时间组件，该时间组件包括
a. 红色FPGA (RFPGA)上的HW定时器内保持的UTC 时间("现在"对象)；
b. POSIX系统时间(仅当上电时)；
TOD服务70可包括不同的用于接口和通信的端口 。用户TodOp 端口使得HMI可调节时刻。由于GPS的优先级高于HMI，只有当 GPS还没有更新时间时HMI才可改变时间。另外，这些调节并不总 是即时进行。由于波形不能看到时间跳跃，所以当不存在例示的波形 时将进行调节。 一旦不存在例示的波形，则对TOD一B和TOD一R中 存在的基础时间组件进行调节。GpsTodOp端口允许GPS调节时刻。 由于并不总之立即进行调节，所以情况与前面所述一样。由于波形不 能看到时间跳跃，所以当不存在例示的波形时进行调节。 一旦不存在 例示的波形，则对TOD一B和TOD_R中存在的基础时间组件进行调 节。
当被请求时，WaveforTodOp端口将向波形发送当前时间信息。 TimeAdnotification端口用于发出系统内的组件希望调节时间的
通知。此通知将由需要跟踪时间以跟上当前增量时间的日期的所有组件。
当需要时，AccessDatabase端口将允许TOD服务检索和更新数 据库配置。此连接是TOD服务和TOD服务插件之间的内部连接。数 据库配置内包括的数据包括UTC时间、UTC偏差、上电时间、最新更新的时间和最新更新的组件。
NotifyTimeChange端口用于将新的时间偏差发送给针对一个波 形跟踪时间特定组件的任何波形或插件。
图3是上电顺序的顺序图和时序图，并且在顶部示出TOD—R进 程、TOD—B进程、TOD服务和系统。系统初始化使TOD_B和TOD_R 进程开始。TOD服务被黑色输入/输出处理器(BIOP)平台启动。数 字序列示出时间流。实时时钟(RTC)芯片74由TOD—B读取并且用 于初始化时间组件
a. TOD—B 72更新黑色侧的"新"对象80;
b. TOD—B 72更新黑色侧的POSIX系统时间78;以及
c. TOD—B 72与TOD_R 86同步。同步进程包括TOD_B 72 将当前时间发送给TOD一R。 TOD一R 86使用此时间更新红色侧的"新" 对象卯和POSIX系统时间88。
系统进程从TOD服务70到系统进程上的TOD插件66端口连 接到插件端口 。 TOD服务70向TOD一B 72查询上电值(最新写入时 间、时间源等等)。这些值然后通过系统插件66的端口被写入数据 库68。直到TOD_B 72被初始化之前都不允许数据库查询。
图4是GPS时间调节序列的顺序图和时序图，并且还示出通知 服务、系统插件和GPS。数字序列示出时间流。GPS得到GPS脉冲， 并且计算当前无线电时间与GPS时间之间的偏差。GPS将此偏差发 送给TOD服务70， TOD服务70然后发送未决更新的通知。TOD月艮 务等待波形不再被例示(即，其收听来自系统的通知)。 一旦不存在 波形，则TOD服务调用TOD一B以更新时间。100_8进行时间调节。 该调节包括更新黑色侧的"现在"对象。TOD一B与TOD一R同步。 TOD_R更新红色侧的"现在，，对象。在时间请求中发送改变通知。
图5是用户时间调节进程并且示出HMI而不是GPS。数字序列 示出时间流。用户进程(例如，ASCII)使用新时间值向系统发送消 息。系统使用新时间值调用TOD服务。TOD服务验证GPD没有更 新时间。如果GPS已经更新时间，则将返回错误。TOD服务发送存在未决更新的通知。TOD服务等待波形不再被例示(即，其收听来自 系统的通知)。 一旦没有波形寻皮例示，贝'J TOD月良务调用TOD一B以 更新时间。TOD—B与TOD—R同步。TOD_R更新红色侧的"现在，，对 象。在时间请求中发送改变通知。
由于并不是在启动时加载所有插件，所以需要一种跟踪波形的时 间偏差直到它们的插件被启动的方法。这可以多种方式实现，并且以 所述的非限制性实例实现。
当调用填充命令时，将从安全服务向TOD服务发送一个时刻。 这将通过在安全服务和TOD服务之间创建端口 ( CORBA )连接来实 现。计算填充时间与无线电时间之间的偏差。在时间改变期间更新此
偏差。当波形插件^皮启动时，将通过WaveformTodOpPort( CORBA) 进行调用以获得该偏差。插件可使用此偏差作为所需的任何时间偏差 的基础。在波形被启动并且其插件已经运行的情况下，插件可从TOD 服务获得偏差以确保使用正确的偏差。当系统处于FILL模式或者 WAVEFORM模式时，系统将不更新"现在"对象。系统将一直等待直 到不再有波形被例示。波形将使用"WaveforTodOp"端口获得偏差。 系统将添加检索此参数的函数。
在所述系统中，HMI可发送填充命令，并且安全设备可向TOD 服务发送时间消息，TOD服务计算"填充时间"和无线电时间之间的偏 差，然后TOD服务存储该偏差。
对于波形插件，系统启动该插件。在波形例示时，域管理器将在 波形和TOD服务时间实现端口连接。波形将通过WaveformTodOp 端口进行调用并且从TOD服务获得偏差。插件基于偏差更新其时间 组件。
安全服务可向TOD服务发送时间偏差，该TOD服务可存储和 跟踪偏差。当波形被例示时，波形或波形插件可从TOD服务检索时 间偏差。
再次参照图6， TOD服务70负责获得GPS、 HMI和波形的时 刻请求。TOD服务将通过TOD插件66以访问数据库68。 TOD服务70将通过TOD一B进程72以更新无线电的黑色侧的时间组件。TOD一B 进程72将更新黑色侧POSIX 78、"现在，，对象80和实时时钟74。 TOD_B进程72还将更新后的时间发送给TOD一R进程86，该进程将 更新红色侧POSIX 88和"现在，，对象90。
图7是示出可用于根据本发明的一个非限制性实例的时刻同步 和分配的功能硬件组件的框图的一个例子的系统200。其中示出黑色 和红色FPGA电路202、 204，每个电路与对应的黑色和红色输入/输 出206、 208 —起操作。红色输入/输出处理器208与内部GPS电路 210和轻型精确GPD接收机(PLGR) 212—起操作。黑色输入/输出 处理器206以实时时钟214来操作。红色和黑色FPGA 202、 204从 温度控制晶体振荡器(TCXO) 220接收19.2MHz的定时器信号。红 色和黑色FPGA 202、 204都与SIERRA/BYPASS电路222 —起操作， 而黑色FPGA与另 一个FPGA电路(MFPGA ) —起操作。示出组件 之间的各种信号。
图8用250示出FPGA时间体系结构，该FPGA时间体系结构 具有用252示出的FPGA并且包括定时器预加栽寄存器254、定时器 找取寄存器256和自激定时器258。时钟分频器电路260接收19.2MHz 信号，并且向自激定时器258发送信号。 一个单(1) pps或其它已知 过程定时器262与定时器预加栽寄存器254和定时器找取寄存器256 一起操作。 一个单(1) pps同步线路与黑色输入/输出处理器(BIOP) 270 —起操作，并且被接纳在接收UTC时间274的用于波形272的时 刻管理器内。如图所示，BIOP270通过(1)定时器服务例如返回硬 件定时器值的CORBA调用；(2)POSIX时间；以及(3)到"现在" 对象的直接访问提供UTC时间作为HW定时器值。
图8A示出作为通用处理器的GPP 288与现场可编程门阵列290 之间的同步，以及自激定时器进入定时器找取和每个之间的同步。
图9是示出红色和黑色子系统30、 202的高层框图，其中时刻服 务304作为黑色子系统的一部分，并且与TOD一B 306和TOD一R 308 一起操作，每个TOD_B 306和TOD_R 308具有对应的MX1定时器310、 312。 TOD_B 306与RTC 314 —起操作。TOD服务304与TOD 平台插件320 —起操作，该插件继而从HMI 322接收信号。如图所示， GPS 324可向TOD服务304发送信号。
如图所示，无线电的时刻可基于自激BFPGA定时器，该定时器 被19.2MHz TCXO 220关断。在上电时，黑色和红色定时器可被预加 栽。BFPGA和RFPGA可接收出自RTC的一个单(1) Pps。在该脉 冲上，时钟信号(CLK)线路可触发并且启动定时器。当(如果) GPS请求时，可向RFPGA发送GPS脉冲。当RFPGA接收该脉冲时， 其可记录当前时刻并且将该值存储在寄存器中。其可向GPS(在考虑 偏差时，还向TOD)发送中断，其中GPS将存储当向TOD发送时 间时4吏用的偏差。当MFPGA被配置时，BFPGA内的时刻可被加栽 到MFPGA中。
如图8所示，FPGA设计者可提供到BIOP 270的同步线路，BIOP 270可用于获得时间(POSIX、系统时间或"现在"时间)。FPGA可 从TCXO得到19.2MHz的基准信号。FPGA定时器可由波形设定为 任何时间基准，该波形提供基准和UTC被建立之间的增量。
如图9所示，示出红色和黑色子系统之间的相互作用。无线电的 时刻被"现在"对象跟踪并且被TOD—B (黑色侧时间组件)保持。"现 在，，对象是连接到用于跟踪UCT时间的BFPGA定时器的软件组件， 该UCT时间是自基本日期(当前，1970年1月1日)以来的秒数。 TOD_B组件用于更新"现在，，对象以及更新TOD一R组件(红色侧时间 组件)。在这个范例中，TOD一B被看作主组件，而100_议被看作从 属组件。TOD服务304和TOD平台插件320是CORBA组件，它们 共同处理来自GPS和HMI的时间和数据请求。平台插件320还用于 从平台数据库读取以及写入平台数据库。
HMI322可经由TOD平台插件320请求时间改变。该请求可被 发送给TOD服务304 ，其中与无线电时间的偏差可被计算并被存储在 数据库内。该偏差将被一直存储直到无线电上不再运行波形。当无线 电上不再运行波形时，TOD服务304可调用TOD B以更新无线电时间，并且将所存储的偏差重新设定为0。 TOD_B (黑色侧TOD)将 更新"现在，，对象以反映该偏差，将新时间写入实时时钟芯片(RTC), 并且将该新时间发送给TOD_R (红色侧TOD )。
除了初始请求将转到TOD服务而不是通过平台插件之外，GPS 时间改变可与HMI改变遵循相同的算法。
当TOD计算出新的偏差时，该新偏差将被发送给每个波形插件。 希望波形插件存储当前时间偏差。此偏差将被存储在波形数据库内， 从而其可通过上电被保持。 一旦进行时间改变，则TOD将调用每个 波形插件以更新它们的时间。波形将它们的时间偏差重新设定为0， 并且更新波形跟踪的任何其它的偏差。波形负责实现将执行更新的功 能。时间改变请求可来自HMI或GPS。当请求时间改变时，波形可 能处于以下三种状态之一1)波形在运行，2)波形没有运行，但是 另一个波形在运行，或者3)波形没有运行并且其它波形也没有运行。
当波形运行时，时间请求进入TOD，该TOD计算新时间与当前 "现在"时间的偏差。该偏差被存储在数据库内。时间改变被发送给波 形。波形然后决定是否接收该时间改变。如果波形接受该时间改变， 则"现在，，对象和所有其它TOD组件将被更新以反映该新时间。所存 储的偏差将被重新设定为零。
当波形没有运行而另一个波形运行时，时间请求进入TOD,该 TOD计算新时间与当前"现在"时间之间的偏差。该偏差被存储在数据 库内。调用存在新偏差的波形插件。该波形负责跟踪当前偏差。波形 可将该新偏差存储在其数据库内。 一旦没有波形运行，则TOD可更 新无线电时间组件(包括"现在")以反映新时间。TOD可将其偏差重 新设定为零，并且调用波形插件以将它们的偏差重新设定为零。波形 插件可重新设定它们的偏差，并且更新可被波形跟踪以反映新时间的 任何其它偏差。
当无线电上没有波形运行时，时间请求进入TOD。 TOD更新无 线电上的时间组件(包括"现在")。TOD可访问波形插件以将其偏差 重新设定为零。波形插件将重新设定其偏差，并且更新可被波形跟踪以反映新时间的任何其它偏差。
当作出时间请求时，TOD可计算"现在，，时间与新时间之间的偏 差(累积偏差)。当作出时间请求时，TOD可计算最新偏差与新时间 之间的偏差(当前偏差)。当作出时间请求时，TOD可将当前偏差以 及累积偏差发送给全部波形插件。当改变系统时间时("新"对象被更 新)，TOD可向所有波形插件发送当前偏差0和累积偏差0以指示偏 差已被重新设定。
需要主动跟踪波形偏差的每个波形可实现所谓的 "UpdateOffset"功能，该功能接受新时间偏差以及累积时间偏差。 "UpdateOffset"功能可被用于将当前偏差存储在波形的数据库内，并 且更新波形插件保持的任何偏差。
权利要求
1.一种软件定义无线电，其包括一对无线电子系统，每个子系统具有一个处理器；以及实时时钟，该实时时钟操作以被至少一个无线电子系统读取以便确定时刻，其中所述无线电子系统的处理器操作以便使用全局硬件定时脉冲将时刻分配给无线电子系统。
2. 根据权利要求l的软件定义无线电，其中，所述一对无线电 子系统包括红(命令)和黑(数据)无线电子系统，该子系统具有符 合软件通信体系结构(SCA)规范的操作环境。
3. 根据权利要求l的软件定义无线电，其中，每个处理器包括 一个现场可编程门阵列(FPGA)。
4. 根据权利要求l的软件定义无线电，其中，每个处理器包括 该对无线电子系统内的任何时间源被设定到的自激定时器。
5. —种在软件定义无线电内同步时刻的系统，该系统包括 具有符合软件通信体系结构(SCA)规范的操作环境的红色(命令)和黑色(数据)无线电子系统；以及每个无线电系统内的现场可编程门阵列(FPGA )和自激定时器， 其中所述定时器被同步，并且无线电子系统内的任何时间源被设定为 自激定时器。
6. 根据权利要求5的系统，其中，该系统还包括操作以由FPGA 读取并且由全局硬件定时脉冲分配在无线子系统内的实时时钟。
7. 根据权利要求5的系统，其中，所述FPGA包括其中存储时 刻的寄存器，其中所述寄存器使用公共时钟相互一致地递增以产生自 激系统时间。
8. —种在软件定义无线电中的无线电子系统内同步时刻的方 法，该方法包括从实时时钟读取时刻； 将该时刻存储在无线电子系统内；以及使用全局硬件定时脉冲将该时刻分配给无线电子系统内的任何 处理元件。
9. 根据权利要求8的方法，其中，该方法还包括同步每个无线 电子系统内包括的自激定时器，并且将处理元件内的任何时间源设定 到自激定时器。
10. 根据权利要求8的方法，其中，该方法还包括在对应于红(命 令)和黑(数据)无线电子系统的现场可编程门阵列(FPGA)寄存 器内存储时刻，该子系统具有符合软件通信体系结构(SCA)规范的 操作环境。
全文摘要
一种软件定义无线电，包括一对无线电子系统，例如红(命令)和黑(数据)无线电子系统，该子系统具有符合例如用于联合策略无线电系统(JTRS)的软件通信体系结构(SCA)规范的操作环境。由至少一个无线电子系统读取时钟以便确定时刻。无线电子系统的处理器操作用于使用全局硬件定时脉冲将时刻分配给无线电子系统。每个处理器可包括该对无线电子系统内的任何时间源被设定到的自激定时器。
文档编号G04G5/00GK101322082SQ200680045539
公开日2008年12月10日 申请日期2006年9月20日 优先权日2005年10月17日
发明者D·亨特尔伯格, D·马奇, L·帕伦, N·斯托克斯, T·W·奥布兰, T·菲尔宾 申请人:哈里公司