一种基于fpga的irig-b码解码器及其解码方法
【专利摘要】本发明提供一种基于FPGA的IRIG-B码解码器及其解码方法。所述解码器包括设置在FPGA中的B码解析单元和信息输出单元；B码解析单元包括依次连接的码元识别模块、信息提取模块和格式转换模块，信息输出单元包括依次连接的UTC时间模块和接口模块；码元识别模块用于处理外部输入的IRIG-B码信号；信息提取模块用于接收码元识别模块输出的码元类型，并向UTC时间模块提供准时参考点信号；格式转换模块用于向UTC时间模块提供UTC秒信号；信息输出单元通过接口模块为外部应用提供PPS和UTC时间信号。所述方法包括如下步骤，1)码元解析；2)信息提取；3)UTC秒信号计算；4)UTC时间合成输出。
【专利说明】-种基于FPGA的IRIG-B码解码器及其解码方法
【技术领域】
[0001] 本发明涉及到电力系统中的时间同步技术，具体为一种基于FPGA的IRIG-B码解 码器及其解码方法。
【背景技术】
[0002] 电力系统的快速发展，对时间同步的要求日益迫切，需要准确、安全、可靠的时钟 源，为电力系统各类运行设备提供准确的时间基准。由于全球定位系统（GPS)已经成为全 球共享并具有极高精度的时间发布系统，因而基于GPS的对时信号已在电力系统中得到了 广泛的应用。GPS对时信号的方式主要包括脉冲同步方式、串口信息同步方式、IRIG-B码同 步方式等，IRIG-B码同步方式对时精确并简化了对时回路，国家电网公司已明确要求逐步 采用IRIG-B码标准实现GPS装置和相关系统或设备的对时。
[0003] 现有技术中对于IRIG-B码的解码器采用微处理器来实现，由于微处理的顺序执 行限制对于IRIG-B码的解析将占用大量的处理时间，这将直接影响微处理对其它任务的 响应。同时，解码器输出的时间信息为BCD码格式，使用时还需增加额外的格式转换模块才 能获取所需的UTC时间。
【发明内容】
[0004] 针对现有技术中存在的问题，本发明提供一种处理速度快，输出信号格式统一的 基于FPGA的IRIG-B码解码器及其解码方法。
[0005] 本发明是通过以下技术方案来实现：
[0006] 本发明一种基于FPGA的IRIG-B码解码器，包括设置在FPGA中的B码解析单元和 信息输出单元；B码解析单元包括依次连接的码元识别模块、信息提取模块和格式转换模 块，信息输出单元包括依次连接的UTC时间模块和接口模块；码元识别模块用于处理外部 输入的IRIG-B码信号；信息提取模块用于接收码元识别模块输出的码元类型，并向UTC时 间模块提供准时参考点信号；格式转换模块用于向UTC时间模块提供UTC秒信号；信息输 出单元通过接口模块为外部应用提供PPS和UTC时间信号。
[0007] 优选的，B码解析单元设置有50MHz的晶振，包括计数器的码元识别模块通过晶振 判断IRIG-B码波形的上升沿和下降沿，并对高电平时间进行计数以确定码元类型。
[0008] 进一步，信息提取模块用于对位置码元的计数提取出IRIG-B码元中的准时参考 点信号、天数码元信号、世纪年码元信号和17位二进制秒码元信号。
[0009] 再进一步，格式转换模块用于接收信息提取模块输出的准时参考点信号、天数码 元信号、世纪年码元信号和17位二进制秒码元信号，计算得出UTC秒信号。
[0010] 再进一步，UTC时间模块用于通过内部计数的方式获得UTC秒信号中秒的小数部 分，并得到完整的UTC时间。
[0011] 再进一步，接口模块包括用于输出PPS信号的三级缓存和用于输出UTC时间的双 □ RAM。
[0012] 本发明一种基于FPGA的IRIG-B码解码方法，包括如下步骤，
[0013] 1)码元解析；利用50MHz晶振作为主时钟对IRIG-B码波形的上升沿和下降沿做 出判断，并对高电平时间进行计时确定码元类型完成码元值的输出；
[0014] 2)信息提取；对步骤1)中输出码元类型的位置码元进行计数，提取出IRIG-B码 元中的准时参考点信号、天数码元信号、世纪年码元信号和17位二进制秒码元信号并实现 输出；
[0015] 3)UTC秒信号计算：利用步骤2)中输出的准时参考点信号、天数码元信号、世纪年 码元信号和17位二进制秒码元信号计算得到UTC秒信号并完成输出；
[0016] 4)UTC时间合成输出：利用步骤2)中输出的准时参考点信号和步骤3)中输出UTC 秒信号，通过内部计数的方式得到UTC时间中的小数部分，与UTC秒信号合成后得到UTC时 间，准时参考点信号经三级缓存后输出得到PPS信号，通过对应端口对外实现PPS信号和 UTC时间的输出。
[0017] 优选的，在步骤1)中对输入的IRIG-B码波形进行上升沿的判断，在上升沿时启动 计数器计数，判断波形的下降沿停止计数；码元类型的判断识别由高电平计数器得到计数 值中高三位的值来确定。
[0018] 优选的，在步骤1)中确定的码元类型中增加错误码元，错误码元用于对错误的 IRIG-B码波形进行判断，以获取当前IRIG-B码源的工作状态。
[0019] 与现有技术相比，本发明具有以下有益的技术效果：
[0020] 本发明所述的解码器通过在FPGA中设置的B码解析单元对IRIG-B码实现对码元 类型的同步识别，并对UTC秒信号和准时参考点信号实现同时解析和输出，从而能够在UTC 时间模块的合成中直接对信号实现实时处理，并在解析的同时就实现了对格式的转换，直 接采用PPS信号和UTC时间输出，使用方便并有效了简化了上层应用的设计复杂度。
[0021] 进一步的，采用50MHz晶振作为系统时钟，对IRIG-B码进行实时采样，对时精度较 高，满足电力系统所需的对时精度〈lus的需求。
[0022] 进一步的，通过信息提取模块有针对性的完成对码元的选择和统一输出，极大的 提高了后续处理的效率和针对性。
[0023] 进一步的，在输出端对PPS信号进行了三级缓存且UTC时间保存在双口 RAM中保 证了信息输出的稳定性。
[0024] 本发明所述的方法通过同步进行的码元解析对码元的类型进行判断识别，实现对 IRIG-B码的同步解析，利用50MHz时钟进行计数，提高码元类型判断的精度，并且经压缩后 作为系统内部时钟大量减少了高频时钟带入的噪声；利用输出的码元类型，经信息提取后 统一进行准时参考点信号和格式转换后UTC秒信号的输出，使得UTC时间的合成能够实现 实时输出，在IRIG-B码的每一帧的准时参考点都会产生秒脉冲，使得了上层模块中对时更 加的准确。
[0025] 进一步的，通过对应码元类型的计数值中限定位数的选择和判断使得技术区间不 会出现重叠，降低了逻辑误判的概率，简化了判断的步骤，提高了处理效率。
[0026] 进一步的，利用错误码元实现对IRIG-B码状态的监测，当其出现错误或丢失时能 够及时发出信息，便于查找IRIG-B码出现的问题。
【专利附图】
【附图说明】
[0027] 图1为本发明实例中所述编码器的结构原理框图。
[0028] 图2为本发明实例中所述方法中码元解析的流程图。
【具体实施方式】
[0029] 下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而 不是限定。
[0030] 本发明一种基于FPGA的IRIG-B码解码器，如图1所示，其包括设置在FPGA中的 B码解析单元和信息输出单元；B码解析单元包括依次连接的码元识别模块、信息提取模块 和格式转换模块，信息输出单元包括依次连接的UTC时间模块和接口模块；码元识别模块 用于处理外部输入的IRIG-B码信号；信息提取模块用于接收码元识别模块输出的码元类 型，并向UTC时间模块提供准时参考点信号；格式转换模块用于向UTC时间模块提供UTC秒 信号；信息输出单元通过接口模块为外部应用提供PPS和UTC时间信号。
[0031] 其中，B码解析单元设置有50MHz的晶振，包括计数器的码元识别模块通过晶振判 断IRIG-B码波形的上升沿和下降沿，并对高电平时间进行计数以确定码元类型。信息提取 模块用于对位置码元的计数提取出IRIG-B码元中的准时参考点信号、天数码元信号、世纪 年码元信号和17位二进制秒码元信号。格式转换模块用于接收信息提取模块输出的准时 参考点信号、天数码元信号、世纪年码元信号和17位二进制秒码元信号，计算得出UTC秒信 号。UTC时间模块用于通过内部计数的方式获得UTC秒信号中秒的小数部分，并得到完整的 UTC时间。接口模块包括用于输出PPS信号的三级缓存和用于输出UTC时间的双口 RAM。
[0032] 一种基于FPGA的IRIG-B码解码方法，本优选实施例中以采用上述的解码器为例， 进行说明，其包括如下步骤，
[0033] 1)码元解析；利用50MHz晶振作为主时钟对IRIG-B码波形的上升沿和下降沿做 出判断，并对高电平时间进行计时确定码元类型完成码元值的输出；具体的如图2所示，当 开始时，判断上升沿，然后开始启动计数，判断下降沿后停止计数，判断计数值的高3位，从 而确定码元类型，并实现码元值的输出。并且在确定的码元类型中增加错误码元，错误码 元用于对错误的IRIG-B码波形进行判断，以获取当前IRIG-B码源的工作状态。解析时对 IRIG-B码每一帧的计数值不在标准规定的范围内形成错误码元，当IRIG-B码错误或丢失 时会立即给出告警信息，便于查找IRIG-B码出现的问题；
[0034] 2)信息提取；对步骤1)中输出码元类型的位置码元进行计数，提取出IRIG-B码 元中的准时参考点信号、天数码元信号、世纪年码元信号和17位二进制秒码元信号并实现 输出；
[0035] 3)UTC秒信号计算：利用步骤2)中输出的准时参考点信号、天数码元信号、世纪年 码元信号和17位二进制秒码元信号计算得到UTC秒信号并完成输出；
[0036] 4) UTC时间合成输出：利用步骤2)中输出的准时参考点信号和步骤3)中输出UTC 秒信号，通过内部计数的方式得到UTC时间中的小数部分，与UTC秒信号合成后得到UTC时 间，准时参考点信号经三级缓存后输出得到PPS信号，通过对应端口对外实现PPS信号和 UTC时间的输出。
[0037] 本发明所述的解码器和解码方法在使用时，均统一使用50MHz的时钟信号；基于 FPGA的IRIG-B码解码器实现简单，输出稳定，对时精度较高，上层应用无需额外的转换即 可直接获取实时的UTC时间。本发明能够与GPS授时系统构成的智能变电站内对时系统， 该系统配置简单，方便，GPS授时系统提供的IRIG-B码传输给解码系统后，解码系统经过解 码即可输出UTC时间及秒脉冲，在智能变电站的对时及故障录波方面有广泛的应用前景。
[0038] 以上内容是结合具体的优选实施方式对本发明所作的进一步说明，不能限定本发 明的具体实施仅限定于这些说明。对于本发明所属【技术领域】的技术人员来说，在不脱离本 发明构思的前提下，还可以做出若干简单推演或替换，都应当视为本发明的保护范围。
【权利要求】
1. 一种基于FPGA的IRIG-B码解码器，其特征在于，包括设置在FPGA中的B码解析 单元和信息输出单元；B码解析单元包括依次连接的码元识别模块、信息提取模块和格式 转换模块，信息输出单元包括依次连接的UTC时间模块和接口模块；码元识别模块用于处 理外部输入的IRIG-B码信号；信息提取模块用于接收码元识别模块输出的码元类型，并向 UTC时间模块提供准时参考点信号；格式转换模块用于向UTC时间模块提供UTC秒信号；信 息输出单元通过接口模块为外部应用提供PPS和UTC时间信号。
2. 根据权利要求1所述的一种基于FPGA的IRIG-B码解码器，其特征在于，B码解析单 元设置有50MHz的晶振，包括计数器的码元识别模块通过晶振判断IRIG-B码波形的上升沿 和下降沿，并对高电平时间进行计数以确定码元类型。
3. 根据权利要求2所述的一种基于FPGA的IRIG-B码解码器，其特征在于，信息提取模 块用于对位置码元的计数提取出IRIG-B码元中的准时参考点信号、天数码元信号、世纪年 码元信号和17位二进制秒码元信号。
4. 根据权利要求3所述的一种基于FPGA的IRIG-B码解码器，其特征在于，格式转换模 块用于接收信息提取模块输出的准时参考点信号、天数码元信号、世纪年码元信号和17位 二进制秒码元信号，计算得出UTC秒信号。
5. 根据权利要求4所述的一种基于FPGA的IRIG-B码解码器，其特征在于，UTC时间模 块用于通过内部计数的方式获得UTC秒信号中秒的小数部分，并得到完整的UTC时间。
6. 根据权利要求5所述的一种基于FPGA的IRIG-B码解码器，其特征在于，接口模块包 括用于输出PPS信号的三级缓存和用于输出UTC时间的双口 RAM。
7. -种基于FPGA的IRIG-B码解码方法，其特征在于，包括如下步骤， 1) 码元解析；利用50MHz晶振作为主时钟对IRIG-B码波形的上升沿和下降沿做出判 断，并对高电平时间进行计时确定码元类型完成码元值的输出； 2) 信息提取；对步骤1)中输出码元类型的位置码元进行计数，提取出IRIG-B码元中 的准时参考点信号、天数码元信号、世纪年码元信号和17位二进制秒码元信号并实现输 出； 3. UTC秒信号计算：利用步骤2)中输出的准时参考点信号、天数码元信号、世纪年码元 信号和17位二进制秒码元信号计算得到UTC秒信号并完成输出； 4. UTC时间合成输出：利用步骤2)中输出的准时参考点信号和步骤3)中输出UTC秒信 号，通过内部计数的方式得到UTC时间中的小数部分，与UTC秒信号合成后得到UTC时间， 准时参考点信号经三级缓存后输出得到PPS信号，通过对应端口对外实现PPS信号和UTC 时间的输出。
8. 根据权利要求7所述的一种基于FPGA的IRIG-B码解码方法，其特征在于，在步骤 1)中对输入的IRIG-B码波形进行上升沿的判断，在上升沿时启动计数器计数，判断波形的 下降沿停止计数；码元类型的判断识别由高电平计数器得到计数值中高三位的值来确定。
9. 根据权利要求7所述的一种基于FPGA的IRIG-B码解码方法，其特征在于，在步骤 1)中确定的码元类型中增加错误码元，错误码元用于对错误的IRIG-B码波形进行判断，以 获取当前IRIG-B码源的工作状态。
【文档编号】G04R20/00GK104102124SQ201410308881
【公开日】2014年10月15日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】白世军, 石楠, 陈凯, 金猛 申请人:中国西电电气股份有限公司