专利名称：一种irig_b码解码接口电路的制作方法
技术领域：
本实用新型属于电力技术领域，具体涉及一种电力系统的自动化技术。
背景技术：
IRIG时间编码序列，是由美国靶场间仪器组(IRIG)提出来的，被广泛应用于时间 信息传输系统中。IRIG的编码格式有“A、B、D、E、G、H、C”七种格式，“C”码已经废除并由 IRIG-H码代替，其中IRIG-B的编码格式应用的最多最普遍。电力系统对时间统一的要求越 来越高，由于GPS系统具有使用简便、定时精度高、信号稳定等优点，在许多自动化设备中 得到了广泛应用，IRIG-B在具体使用的时候，需要经过信号解码才能还原具体的时间信息。
发明内容本实用新型要解决的技术问题是提供一种运算实时性好、硬件结构简单、设计周 期短、功耗低的IRIG_B码解码接口电路。解决上述问题的技术方案是本实用新型设有IRIG_B码信号转换电路，用于将从GPS模块输入的IRIG_B码信号转换后输入到 CPLD芯片的指定引脚；CPLD芯片，用于完成对转换后的IRIG_B码信号的解析和计算，提取码元信息，再 经过锁存和同步处理，正确地还原出时间信息；RS232芯片，用于将CPLD芯片还原出的时间信息转成标准的RS232数据输出。本实用新型可为电网上的保护装置、故障录波装置、继电保护测试仪等提供GPS 时间数据，提高测量的精度和实时性，由于本实用新型可将IRIG_B码信号转换成数字量直 接输入到这些装置上使用，所以使传统的MCU或DSP不用再进行A/D转换工作，大大减轻了 MCU或DSP的运算负荷。同时因本实用新型采用了 CPLD可编程门阵列作为核心芯片，所以 具有扩展性和运算实时性好、结构简单、功耗低、适应性强和开发周期短、开发成本低的优 点ο
图1、本实用新型结构示意图图2、本实用新型实施例接收的IRIG_B码示意图图3、本实用新型实施例接口的软件模块流程图图4、本实用新型实施例电路图
具体实施方式
本例是基于CPLD的IRIG_B码的解码接口，参见图4电路图输入电源:J4的5V和GND ；采用XC95288XL-TQ144的CPLD芯片作主电路；[0016]IRIG_B码信号转换电路由D4光电耦合电路(TLP521-1)、J7(HEADER3X2)以及 U2 (Max487ESA)电路组成，用于将从GPS模块输入的IRIG_B码信号转换后输入到CPLD芯片 的指定引脚；RIG-B直流码信号有两种一种是TTL电平提供，一种是通过422的一对双绞线输 入。由J7跳线来选择，当J7的1和3、2和4跳在一起的时候，对应的B_IN+和B_IN_为 TTL电平的B码信号；当3和5、4和6跳在一起的时候，对应的是经过U2 (MAX487ESA)芯片 转换的RS422信号。最后，B+和B-经过D4光电耦合电路转换后输入到CPLD芯片的B_0UT 脚；CPLD芯片，用于对D4、U2和J7信号转换电路输入的IRIG_B码信号进行解析、计 算、提取码元信息，再经过锁存和同步处理，正确地还原出时间信息从TXDl (105)脚通过光 耦器Dl输入到U3(RS232)串口输出芯片；U3串口输出芯片采用MAX232E，用于将CPLD芯片还原出的时间信息转成标准的 RS232信号和秒脉冲、分脉冲输出；同时CPLD芯片还分别通过光耦器D2、D3、D5输出TTL分脉冲、秒脉冲和开关节点 秒脉冲。RS232串口信号通过跳线，可以设置标准串口连接的方式是交叉或者不交叉。上述CPLD芯片采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。参见图2，IRIG-B码输入信号(IRIG_B_IN)帧速率为每秒1帧，可将1帧(Is)分 为10个字，每字为10位，每位的周期均为10ms。每位都以高电平开始，其持续时间分为3 种类型，即2ms (如二进制“0”码和索引标准)、5!^(如二进制“1”5马)和8ms(如参考码元， 即每秒开始的每一字的第一位；位置标志P0-P9，即每个字的第十位)。第一个字传送的是 s (秒)信息，第二个字是min(分)信息，第三个字是h(时)信息，第四、五个字是d(从1 月1日开始计算的累积日)信息。由IRIG-B码得到的信号，上升沿表示是秒脉冲信号，高电平持续2ms后转为低电 平。当IRIG-B信号中出现帧错误，能将发出出错标志信号。输出的RS232串口信号符合RS232串口标准；串口按波特率为9600，1个起始位， 8个数据位，1个停止位设置；按照秒值、分值、时值、天值的顺序依次发送。发送顺序SHMSDDEVe，其中S 起始字符 S-> 53H-> 01010011H 用一个16进制字符表示小时数，如12表示18时M 用一个16进制字符表示分钟数，如20表示32分S 用一个16进制字符表示秒数，如30表示48秒DD 用两个16进制字符表示天数，如31 01表示0x131天，即305天E 结束字符 E- > 45H- > 01000101V:校验和字符，溢出不考虑e 终止字符 e- > 65H- > 01100101例如输出的报文如果为53 16 06 03 CE 00 45 ED 65的话，那么对应的时间为 第206天22时6分3秒。秒脉冲PPS信号J4的PPS和GND对应着秒脉冲信号，脉冲宽度为8ms脉冲PP_OUT信号J4的PP_0UT和GND也对应着一脉冲信号，脉宽8ms。本例RS232芯片输出端设有选择电路J5，用于选择分脉冲输出信号还是秒脉冲输 出信号，如图4所示，通过J5跳线即可选择这个输出脉冲信号是秒脉冲还是分脉冲(该图 上的跳线对应分脉冲输出信号)。图3是本解码接口的软件的模块流程图。芯片程序包括数据接收模块、解码模块和输出模块构成，数据接收模块接收GPS 模块输出的IRIG_B直流信号，解码模块将IRIG_B直流信号进行校验并按照规定的格式解 码，输出模块将解码后的数据形成标准的RS232的信号输出。
权利要求一种IRIG_B码解码接口电路，其特征在于，设有IRIG_B码信号转换电路，用于将从GPS模块输入的IRIG_B码信号转换后输入到CPLD芯片的指定引脚；CPLD芯片，用于完成对转换后的IRIG_B码信号的解析和计算，提取码元信息，再经过锁存和同步处理，正确地还原出时间信息；RS232芯片，用于将CPLD芯片还原出的时间信息转成标准的RS232数据输出。
2.根据权利要求1所述的IRIG_B码解码接口电路，其特征在于，所述的IRIG_B码信号 转换电路包括TTL电平转换电路和RS422信号转换电路。
3.根据权利要求1所述的IRIG_B码解码接口电路，其特征在于，所述的RS232芯片输 出端设有选择电路，用于选择分脉冲输出信号还是秒脉冲输出信号。
专利摘要一种IRIG_B码解码接口电路，设有IRIG_B码信号转换电路，用于将IRIG_B码信号转换后输入到CPLD芯片；CPLD芯片，用于完成对IRIG_B码信号的解析和计算，提取码元信息，再经过锁存和同步处理，还原出时间信息；RS232芯片，用于将CPLD芯片还原出的时间信息转成标准的RS232数据和秒脉冲、分脉冲信号输出。本装置可为电网上的其它装置提供GPS时间数据，提高测量的精度和实时性，由于可将IRIG_B码信号转换成数字量直接输入到这些装置上使用，故使传统的MCU或DSP不用再进行A/D转换工作，减轻了MCU或DSP的运算负荷。本装置具有扩展性和运算实时性好、结构简单、功耗低、适应性强和开发周期短、开发成本低的优点。
文档编号H03K19/0175GK201674483SQ20102022179
公开日2010年12月15日 申请日期2010年6月2日 优先权日2010年6月2日
发明者滕晓雷 申请人:北京中恒博瑞数字电力科技有限公司