一种基于GPS/BD双模授时的时间同步系统及方法与流程

本发明涉及时间同步技术领域，具体涉及一种基于GPS/BD双模授时的时间同步系统及方法。

背景技术：
时间是物理学的基本参量，也是物质存在的基本形式，时间的测量、时间信息的传递与应用，对于我们的生活、国民经济的发展，特别是国防建设是至关重要的。而时间同步就是使各地的时间在同一时刻具有相同的时间计量值。随着社会生产力和科学技术的飞速发展，时间同步的应用也越来越广泛，一些特定领域对授时系统的时间同步精度要求也越来越高。如在火箭发射、卫星跟踪、海洋测量、大地测量、飞机和船舶的导航、科学技术研究、地震预报以及国防建设等领域，要求授时精度高达微秒甚至几十毫微秒。在时间同步系统中，目前广泛使用GP2芯片作为时间间隔测量芯片，但GP2在使用的过程中有明确的使用规则：start信号必须先于stop1，stop2信号到达。这样才能测量start信号和stop1，stop2信号之间的时间间隔。在GPS/BD双模时间同步系统中，GPS1pps，BD1pps，R1pps这三个秒脉冲哪一个先到达是不确定的，这就使得基于GP2的时间间隔测量模块很难适用于GPS/BD双模时间同步系统中，如果使用2片GP2芯片则会增加成本，并且系统的软硬件结构上也会变得很复杂。目前已公开发表的基于北斗/GPS双模授时技术研究的成果主要包括：湖南大学郭彬著《基于北斗/GPS双模授时的电力系统时间同步技术研究》硕士学位论，国防科技大学黄飞等人在兵工学报2008年第29卷11期上发表的《时间统一系统中多基准时间源的设计》。上述的研究成果中均未对上述技术问题提出解决方案。

技术实现要素：
为了解决上述现有技术存在的问题，本发明的目的在于提供一种基于GPS/BD双模授时的时间同步系统及方法，通过一片GP2芯片，同时测量三路秒脉冲，具有结构简单，成本低廉，时间同步精度高等优点。为达到以上目的，本发明采用如下技术方案：一种基于GPS/BD双模授时的时间同步系统，包括带有天线的GPS/BD双模接收机1，所述带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块2相连接，铷原子钟4的输出端和与门5的输入端相连接，与门5的输出端与复杂可编程逻辑器件CPLD6的IO引脚相连接，复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与时刻顺序提取与确认模块2相连接，所述铷原子钟4的输入端与计算机7的输出端相连接，所述复杂可编程逻辑器件CPLD6的输出端与计算机7的输入端相连接；所述时刻顺序提取与确认模块2包括时刻顺序提取模块9和时刻顺序确认模块10；所述复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端均与时刻顺序提取模块9的输入端相连接，时刻顺序提取模块9的最先到达脉冲F1pps直接与基于GP2时间间隔测量模块3的start引脚相连接，时刻顺序提取模块9的中间到达脉冲M1pps和最后到达脉冲L1pps通过两个30ns延迟线8延时后分别与基于GP2时间间隔测量模块3的stop1和stop2引脚相连接；所述基于GP2时间间隔测量模块3的输出端与计算机7的输入端相连接；所述时刻顺序确认模块10将秒脉冲R1pps、G1pps和B1pps与最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps对应起来；所述时刻顺序提取模块9的内部连接结构为：秒脉冲R1pps、G1pps和B1pps同时与第一与门11的输入端相连接，第一与门11输出为最后到达的脉冲L1pps，秒脉冲R1pps、G1pps和B1pps同时与第一或门14的输入端相连接，第一或门14输出为最先到达脉冲F1pps，秒脉冲G1pps和B1pps同时与异或门16的输入端相连接，异或门16的输出信号再与秒脉冲R1pps同时与第二与门12的输入端相连接，秒脉冲G1pps和B1pps同时与第三与门13的输入端相连接，第二与门12的输出端和第三与门13的输出端同时与第二或门15的输入端相连接，第二或门15输出为中间到达脉冲M1pps；所述时刻顺序确认模块10的内部连接结构为：秒脉冲R1pps分别与第一D锁存器17和第二锁存器18的触发引脚相连接，秒脉冲G1pps分别与第三D锁存器19和第四D锁存器20的触发引脚相连接，秒脉冲B1pps分别与第五D锁存器21和第六D锁存器22的触发引脚相连接，秒脉冲G1pps分别与第一D锁存器17和第五D锁存器21的输入引脚相连接，秒脉冲R1pps分别与第三D锁存器19和第六D锁存器22的输入引脚相连接，秒脉冲B1pps分别与第二D锁存器18和第四D锁存器20的输入引脚相连接；第一D锁存器17、第二锁存器18、第三D锁存器19、第四D锁存器20、第五D锁存器21和第六D锁存器22的输出端分别与复杂可编程逻辑器件CPLD6不同的IO引脚相连。上述所述基于GPS/BD双模授时的时间同步系统的时间同步方法，所述铷原子钟4发出的正弦波信号经过与门5处理后得到频率相同的方波信号，将此方波信号通过复杂可编程逻辑器件CPLD6分频之后输出秒脉冲R1pps，同时带有天线的GPS/BD双模接收机1输出秒脉冲G1pps和B1pps，作为调节铷钟时间的基准时间，将秒脉冲R1pps与秒脉冲G1pps和B1pps同时接入时刻顺序提取与确认模块2，通过时刻顺序提取与确认模块2的时刻顺序提取模块9将三路秒脉冲按到达时间先后排序为最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps，通过时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块9输出最先到达脉冲F1pps至基于GP2时间间隔测量模块3的start引脚，时刻顺序提取模块9输出的中间到达脉冲M1pps和最后到达脉冲L1pps经过两个30ns延迟线8延迟后分别到达基于GP2时间间隔测量模块3的stop1和stop2引脚，时刻顺序确认模块10输出的时刻序列通过复杂可编程逻辑器件CPLD6后由计算机7提取，用于后续的频率控制；基于GP2时间间隔测量模块3测量三个秒脉冲R1pps、G1pps和B1pps之间的时间差，计算机7从基于GP2时间间隔测量模块3读取三个秒脉冲R1pps、G1pps和B1pps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，计算机得到原子钟相对于基准时间的漂移速度和时间差后，再利用经典的控制算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟4，对铷原子钟4进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。所述时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲的具体方法为：秒脉冲R1pps上升沿到来时，第一D锁存器17和第二锁存器18分别将秒脉冲G1pps和秒脉冲B1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲R1pps、G1pps和B1pps到达的时间顺序；秒脉冲G1pps到达时，第三D锁存器19和第四D锁存器20分别将秒脉冲R1pps和秒脉冲B1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲G1pps、R1pps和G1pps的到达时间顺序；秒脉冲B1pps到达时，第五D锁存器21和第六D锁存器22将秒脉冲R1pps和秒脉冲G1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲B1pps、R1pps和G1pps的到达时间顺序；最后查询表1就能够确认，三路脉冲的到达时间顺序：表1.时刻确认模块真值表NumA0A1A2A3A4A5脉冲到达顺序0110010G1pps、B1pps、R1pps1110100B1pps、G1pps、R1pps2100011G1pps、R1pps、B1pps3011100B1pps、R1pps、G1pps4001101R1pps、B1pps、G1pps5001011R1pps、G1pps、B1pps6XXXXXX无效状态所述计算机7利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下：ΔT＝(ΔTG+ΔTB)/2其中：ΔT是原子钟的秒脉冲R1pps相对于基准时间的时间差，是原子钟的秒脉冲R1pps相对于基准时间的漂移速度，ΔTG是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps的时间差，ΔTB是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps的时间差，是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps漂移速度，是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps漂移速度，ΔTG,ΔTB,通过最小二乘法获得；KG是融合比例系数，KB是融合比例系数是GPS秒脉冲G1pps相对于R1pps秒脉冲信号的方差，是BD秒脉冲相对于R1pps秒脉冲信号的方差。和现有技术相比，本发明的优点如下：本发明能够实现利用一片GP2同时测量三路秒脉冲之间的时间间隔，其中的时刻提取与确认模块可以在CPLD内部编程实现，与传统的双模授时系统相比，本发明所提技术方案，大大简化了硬件系统的复杂度，降低了生产成本，提高了系统的可靠性。其次，本发明提出了基于数据融合的钟差估计方法，该方法将充分利用而GPS秒脉冲和BD秒脉冲的测量数据，实现了高精度钟差估计。实验表明，本发明的方法与传统的方法相比，秒脉冲估计精度提高20％。附图说明图1为本发明GPS/BD双模授时的时间同步系统结构示意图。图2为时刻顺序提取模块与GP2连接图。图3为时刻顺序提取内部结构图。图4时刻确认内部结构及与CPLD连接图。具体实施方式下面结合附图和具体实施例对本发明作进一步的详细描述。如图1和图2所示，本发明一种基于GPS/BD双模授时的时间同步系统，包括带有天线的GPS/BD双模接收机1，所述带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端与时刻顺序提取与确认模块2相连接，铷原子钟4的输出端和与门5的输入端相连接，与门5的输出端与复杂可编程逻辑器件CPLD6的IO引脚相连接，复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与时刻顺序提取与确认模块2相连接，所述铷原子钟4的输入端与计算机7的输出端相连接，所述复杂可编程逻辑器件CPLD6的输出端与计算机7的输入端相连接；所述时刻顺序提取与确认模块2包括时刻顺序提取模块9和时刻顺序确认模块10；所述复杂可编程逻辑器件CPLD6的秒脉冲R1pps输出端与带有天线的GPS/BD双模接收机1的秒脉冲G1pps输出端和秒脉冲B1pps输出端均与时刻顺序提取模块9的输入端相连接，时刻顺序提取模块9的最先到达脉冲F1pps直接与基于GP2时间间隔测量模块3的start引脚相连接，时刻顺序提取模块9的中间到达脉冲M1pps和最后到达脉冲L1pps通过两个30ns延迟线8延时后分别与基于GP2时间间隔测量模块3的stop1和stop2引脚相连接；所述基于GP2时间间隔测量模块3的输出端与计算机7的输入端相连接；所述时刻顺序确认模块10将秒脉冲R1pps、G1pps和B1pps与最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps对应起来。如图3所示，所述时刻顺序提取模块9的内部连接结构为：秒脉冲R1pps、G1pps和B1pps同时与第一与门11的输入端相连接，第一与门11输出为最后到达的脉冲L1pps，秒脉冲R1pps、G1pps和B1pps同时与第一或门14的输入端相连接，第一或门14输出为最先到达脉冲F1pps，秒脉冲G1pps和B1pps同时与异或门16的输入端相连接，异或门16的输出信号再与秒脉冲R1pps同时与第二与门12的输入端相连接，秒脉冲G1pps和B1pps同时与第三与门13的输入端相连接，第二与门12的输出端和第三与门13的输出端同时与第二或门15的输入端相连接，第二或门15输出为中间到达脉冲M1pps。如图4所示，所述时刻顺序确认模块10的内部连接结构为：秒脉冲R1pps分别与第一D锁存器17和第二锁存器18的触发引脚相连接，秒脉冲G1pps分别与第三D锁存器19和第四D锁存器20的触发引脚相连接，秒脉冲B1pps分别与第五D锁存器21和第六D锁存器22的触发引脚相连接，秒脉冲G1pps分别与第一D锁存器17和第五D锁存器21的输入引脚相连接，秒脉冲R1pps分别与第三D锁存器19和第六D锁存器22的输入引脚相连接，秒脉冲B1pps分别与第二D锁存器18和第四D锁存器20的输入引脚相连接；第一D锁存器17、第二锁存器18、第三D锁存器19、第四D锁存器20、第五D锁存器21和第六D锁存器22的输出端分别与复杂可编程逻辑器件CPLD6不同的IO引脚相连。如图1所示，本发明所述基于GPS/BD双模授时的时间同步系统的时间同步方法，所述铷原子钟4发出的正弦波信号经过与门5处理后得到频率相同的方波信号，将此方波信号通过复杂可编程逻辑器件CPLD6分频之后输出秒脉冲R1pps，同时带有天线的GPS/BD双模接收机1输出秒脉冲G1pps和B1pps，作为调节铷钟时间的基准时间，将秒脉冲R1pps与秒脉冲G1pps和B1pps同时接入时刻顺序提取与确认模块2，通过时刻顺序提取与确认模块2的时刻顺序提取模块9将三路秒脉冲按到达时间先后排序为最先到达脉冲F1pps、中间到达脉冲M1pps和最后到达脉冲L1pps，通过时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲；时刻顺序提取模块9输出最先到达脉冲F1pps至基于GP2时间间隔测量模块3的start引脚，时刻顺序提取模块9输出的中间到达脉冲M1pps和最后到达脉冲L1pps经过两个30ns延迟线8延迟后分别到达基于GP2时间间隔测量模块3的stop1和stop2引脚，时刻顺序确认模块10输出的时刻序列通过复杂可编程逻辑器件CPLD6后由计算机7提取，用于后续的频率控制；基于GP2时间间隔测量模块3测量三个秒脉冲R1pps、G1pps和B1pps之间的时间差，计算机7从基于GP2时间间隔测量模块3读取三个秒脉冲R1pps、G1pps和B1pps之间的时间差，利用读取到的时间差估计出原子钟相对于基准时间的漂移速度和时间差，具体估计的公式如下：ΔT＝(ΔTG+ΔTB)/2其中：ΔT是原子钟的秒脉冲R1pps相对于基准时间的时间差，是原子钟的秒脉冲R1pps相对于基准时间的漂移速度，ΔTG是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps的时间差，ΔTB是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps的时间差，是原子钟的秒脉冲R1pps相对于GPS秒脉冲G1pps漂移速度，是原子钟的秒脉冲R1pps相对于BD秒脉冲B1pps漂移速度.ΔTG,ΔTB,可以通过最小二乘法获得。KG是融合比例系数，KB是融合比例系数是GPS秒脉冲G1pps相对于R1pps秒脉冲信号的方差，是BD秒脉冲相对于R1pps秒脉冲信号的方差。得到钟差及钟差漂移速度后，再利用经典的PID(不限于PID)控制算法计算出对原子钟频率的控制量，通过串口将计算所得的控制量发送给铷原子钟4，对铷原子钟4进行反馈调节，使之与时间基准保持一致，以实现对铷钟的实时准确调节。如图4所示，所述时刻顺序提取与确认模块2的时刻顺序确认模块10确认最先到达的脉冲是哪一路秒脉冲，中间到达的脉冲是哪一路秒脉冲，最后到达的脉冲是哪一路秒脉冲的具体方法为：秒脉冲R1pps上升沿到来时，第一D锁存器17和第二锁存器18分别将秒脉冲G1pps和秒脉冲B1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲R1pps、G1pps和B1pps到达的时间顺序；秒脉冲G1pps到达时，第三D锁存器19和第四D锁存器20分别将秒脉冲R1pps和秒脉冲B1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲G1pps、R1pps和G1pps的到达时间顺序；秒脉冲B1pps到达时，第五D锁存器21和第六D锁存器22将秒脉冲R1pps和秒脉冲G1pps的状态锁存并输出，复杂可编程逻辑器件CPLD6通过查询IO引脚的状态能够知道，相对于秒脉冲B1pps、R1pps和G1pps的到达时间顺序；最后查询表1就能够确认，三路脉冲的到达时间顺序。