专利名称:电子毫秒表的制作方法
本实用新型为一种全数字电路的四位数字显示的电子毫秒表(以下简称仪表)。它为测量电脉冲信号的周期、脉冲宽度、各类继电器接点或其它导电装置的接通或断开之间的时间间隔，时间继电器的延时时间的校准，提供了可靠手段。
在这以前，为达到测量这些时间量的目的，出现了机械式毫秒表和电子式毫秒表。机械式毫秒表测量精度低，且机械加工要求高，长期使用机械零件易受磨损。已有的电子式毫秒表电路复杂，体积大、功耗大、造价高。
本实用新型仪表旨在为用户提供一种小巧的，测量方便，电路简单，低功耗，廉价的电子毫秒表。
本实用新型仪表有一个由晶振产生的标准时钟源，经过适当分频后送入加法计数器，在启动计时和停止计时两个控制电路的控制下，记录通过的时钟脉冲的个数，即是需要测量的时间量的数值，仪表以四位数字显示出来。
本实用新型仪表的特点在于全部采用低功耗CMOS器件、具有一个变分频器将标准时钟源进行适当分频，在启动计时和停止计时两个控制电路中各有一个D触发器和若干门电路作为“启动”或“停止”的控制核心，电路简单。启停信号无论是正负脉冲或正负电位，或交流电信号均可，参考电平既可为“0”台平，亦可为高电平。
图1是本实用新型仪表优选实施例的电路图。
本实用新型仪表的原理框图如图2所示，各方框的定义如下11为标准时钟源，12为变分频器，13为固定分频器，14为加法计数器，15为数码显示器，16为清零，17为启动控制，18为“启动”信号，19为“停止”信号，20为停止控制。
以下根据图1来说明本实用新型仪表的优选实施例的工作原理，该附图为电子毫秒表原理图。
本实施例设置了一个200KHZ的晶振作标准时钟源(6)。(7)是变分频器，其分频系数由(7)的CN端电平决定，CN为“0”电平时，分频系数为20，为“1”电平时，分频系数为200。标准时钟源(6)的输出与(7)时钟输入端C相连。(7)的输出端
C0经过或非门D6反相与一个固定10分频器(8)的时钟端C相连。(8)的输出端
C0与加法计数器(9)的计数控制端
C1N相连，计数的结果由四位数码显示器(10)显示出来。
D触发器FF1及或非门D3组成了启动控制器、施密特非门D1、D2和二芯插座J1，双刀多掷开关K4电阻R1～R5二极管Z1和Z2构成“启动”信号输入电路。视“启动”信号的极性和幅度大小选择K4开关档位。“启动”信号由电阻R1～R3降压，Z1～Z2限幅后由D1D2一级或两级整形反相输给FF1的D端。或非门D3的输出端连接FF1的时钟端C，FF1的Q端接D3的一个输入端，D3的另一个输入端接标准时钟源(6)，FF1的
Q端联接变分频器(7)的计数控制端C1N，FF1的复位端R通过清零开关K1接入复位信号。在启动之先，FF1已被复位为“O”状态，即FF1的Q为“O”电平，
Q端为“1”电平，这时或非门D3是开启着的，D触发器FF1的时钟端有时钟脉冲，FF1的D端为“0”电平。一旦“启动”信号加入D端变为“1”电平且宽度大于10μS时，FF1翻转为“1”状态。使变分频器(7)的计数控制端
C1N变为“0”电平。电子毫秒表即被启动计时。此时或非门D3被封住。FF1的C端时钟脉冲消失，无论其D端电平如何变化，FF1的“1”状态都不再改变，只能由其复位端R的电平强制回“0”。
若“启动”信号是脉冲或电位或交流电，则“启动”信号由二芯插座J1输入。J1的外层是参考“0”电平，内层芯线传送信号。信号降压后送入施密特非门D1整形，若“启动”信号为负极性，则整形后由(4)点送入FF1的D端；若“启动”信号为正极性，则多径过施密特非门D2反一次相由(5)点送入FF1的D端。
D触发器FF2及或非门D6组成了停止控制电路，D6的输出端同时接变分频器(7)的计数预置控制端PE，固定分频器(8)的时钟端C，加法计数器(9)的时钟端C、D触发器FF2的时钟端C、D的一个输入端接变分频器(7)的输出端
C0，另一个输入端与FF2的Q端相联，FF2的D端接“停止”信号，FF2的复位端R通过清零开关K1接入复位信号。FF2在停止计时之前为“0”状态，或非门D6是开着的，FF2的C端有时钟脉冲，其D端无输入为“0”电平，一旦D端有“停止”信号输入变“1”电平，FF2翻转为“1”状态，D6被封住，FF2的C端时钟脉冲消失，无论其D端电平如何改变，FF2的“1”状态都不再改变，只能由其复位端R的电平强制回“0”。施密特非门D4、D5和二芯插座J2，双刀多掷开关K3，电阻R6～R10，二极管Z3、Z4构成了停止“停止”信号输入电路，它与“启动”信号输入电路是类似的，便不再赘述了。
K1是清零开关，清零时，高电平加到固定分频器(8)和加法计数器(9)的清零端CLEAR及D触发器FF1、FF2的复位端R，使计数器清零，并将FF1、FF2置为初始“0”状态。开关K2为选择变分频器(7)的分频系数和人为加进显示器的小数点设置的。K2置(7)的CN端为“1”电平时，分频系数为200，数码显示的最小单位为1ms，K2置CN为“0”电平时分频系数为20，数码显示的最小单位为10ms。
测试空接点的吸合或释放时间时，应将J1和J2中的插头拨出，K3、K4应相应置于“常开”或“常闭”位置。
权利要求
1.一种由标准时钟源、分频器、加法计数器及启动计时或停止计时控制电路和其它附属电路组成的电子毫秒表，其特征在于它有由一级变分频器(7)和一级固定分频器(8)相串联构成的分频器，有一由D触发器FF1或非门D3构成的启动控制电路。有一由D触发器FF和或非门D6构成的停止控制电路。
2.由权利要求
1所述的电子毫秒表，其特征在于，其中所述的启动控制电路的或非门D3的输出端接D触发器FF1的时钟端C，FF1的Q端接D3的一个输出端，D3的另一端接200KHZ标准时钟源，FF1的
Q端接变分频器(7)的计数控制端
C1N，FF1的D端接“启动”信号，FF1的复位端R通过清零开关K1接入复位信号。
3.由权利要求
1所述的电子毫秒表，其特征在于，其中所述的停止控制电路的或非门D6的输出端同时接变分频器(7)的计数预置控制端PE，固定分频器(8)的时钟端C，加法计数器(9)的时钟端C及D触发器FF2的时钟端C；D6的一个输入端接变分频器(7)的输出端
C0；D6的另一端接FF2的Q端；FF2的D端接“停止”信号；FF2的复位端R通过清零开关K1接入复位信号。
专利摘要
一种由CMOS集成电路组成的数字毫秒表。以晶振作标准时钟源。经一级变分频器和一级固定分频器分频后输入加法计数器。以D触发器和若干门电路构成启动计时或停止控制电路。控制加法计数器对时钟脉冲进行计数。实现测量毫秒级时间量。仪表电路简单、结构小巧、功耗低、造价低。
文档编号G04F5/00GK86208875SQ86208875
公开日1988年6月15日 申请日期1986年11月1日
发明者李恭敢 申请人:衡阳四方继电器厂导出引文BiBTeX, EndNote, RefMan