专利名称：可级联电流型调节器的制作方法
相关申请的相互参照引用本申请要求2003年10月2日申请的美国临时申请No.60/508,106的权益，该美国申请在此是为所有的意图和目的而通过参考结合的。
背景技术：
发明领域本发明涉及PWM功率调节器，和/或多相DC-DC转换器，特别是具有高抗扰性以及任意相位计数的无时钟、级联、电流型调节器。
相关技术描述多相功率转换和电流型控制是通常用于电子市场的DC-DC功率转换的方法。当通过单相转换器无法再轻易地提供负载电流时，多相功率转换提供了划算的功率解决方案。调节每个通道切换的时间使得其与其它每一个通道平衡地异相。多相方法通过改良的响应时间、主脉动取消、以及改良的热分布提供了节约成本的有利条件。
然而，电子市场已经发展到多相功率调节器中需要的相位数量超出单个集成电路(IC)实际可以支持的数量的程度。由于相位计数发展成大于四，集成电路组件变得庞大，并且功率传递点与控制器IC之间的间距超出了可以精确维持低电平信号的完整性和噪声抑制的距离。信号问题使得用在抑制噪声的额外部件方面的额外费用、布局约束、以及减少的相位计数不可避免。
以前的方法试图通过级联多重电流型调节器来解决过度的包装尺寸问题(这仅是所有问题的一部分)。在一种情况中，单独的控制器IC产生对所有电流模式调节器共用的三角形信号。每个电流型调节器在三角形信号的不同可编程点开始它的周期，来力图获得不同的通道之间的必需的相位间隔。不同通道间的正确的相位间隔是消去脉动所必需的多相功率变换的重要组成。
先前的解决方案还遗留下其它未解决的问题。三角形信号是一种模拟信号，并由此受到信号衰减和噪声干扰的影响。因此先前的方法受到不同通道的物理间隔的约束。由一个通道转换所产生的噪音会掺杂进到达其它通道的三角形信号，这将两个通道之间的时间间隔限制到允许噪音消散所必需的某个值。由于通道间的时间间隔受到了限制，相位计数和/或转换频率也因此受到限制。
发明概述根据本发明实施例的可级联功率调节器包括可编程延迟单元和PWM控制逻辑。可编程延迟单元响应数字输入信号开始一个延迟周期，并根据延迟周期的终止认定一个数字输出信号。PWM控制逻辑响应数字输入信号以及输出控制条件来控制每个PWM周期。可级联调节器因此使用数字信号在通道间进行通信。数字信号不倾向于是相同种类的信号退化或噪声灵敏性，从而使得相位数以及调节器之间的物理间隔是不受限制的。由于没有来自独立控制器的时钟信号，因此该控制器是相对简单、低成本的设备。由于没有时钟，使用该可级联调节器实现了独特的自振荡系统。
在一种配置中，PWM控制逻辑包括PWM逻辑和反馈读出逻辑。PWM逻辑响应数字输入信号开始一个PWM周期，并响应重置信号结束该PWM周期。当符合输出控制条件时，该反馈读出逻辑给出该重置信号。在特定实施例中，该反馈读出逻辑包括读出放大器和比较器。这种情况下，读出放大器读出输出电流条件，并提供相应的读出信号。比较器将该读出信号与反馈参考信号相比较来确定输出控制条件。输出电流条件可以通过任何适当的方式读出，例如输出电感或其它传感部件的最大、平均或最小电流。
根据本发明的一个实施例的多相功率转换器包括以级联方式连接的多个调节器，多重转换电路以及一个控制器。每个调节器包括可编程延迟单元和PWM控制电路。该可编程延迟单元接收来自上一级调节器的数字起始输入信号，并在预定延迟之后向下一级调节器提供一个数字起始输出信号。基于该数字起始输入信号的给出并基于满足输出条件，PWM控制逻辑控制PWM的输出。每个转换电路具有一个连接到相应调节器的PWM输出的输入端，一个用于驱动共用DC输出电压的输出端，以及一个提供给PWM控制电路的读出输出端。该控制器读出该DC输出电压，并向相应调节器的PWM控制电路提供补偿信号。
多相功率转换器不需要中央时钟信号，数字信号被用于确定调节器之间的时间安排。对于N个调节器，通过将每个调节器的预定延迟编程设计为1/(N*FSW)来实现选择转换频率FSW。
控制多相位转换器的多重可级联调节器中的每一个调节器的方法包括连接每个调节器的数字输出端到另一个调节器的数字输入端，响应在数字输入端的数字输入信号的接收，在预定延迟之后，在数字输出端提供一个数字输出信号，以及响应数字输入信号的接收并响应输出条件的检测，控制PWM循环。该方法还可以包括通过将N个级联调节器中的每一个调节器的预定延迟设计成1/(N*FSW)，来设计多相转换器的转换频率FSW。该方法可以包括检测输出电流条件，产生读出信号，以及将该读出信号与补偿信号相比较。该方法可以包括读出峰值电流，例如流经输出电感等的电流。该方法还可以包括提供一个读出输出电压条件并提供补偿信号给每个调节器的中央控制器。
附图的简要说明通过接下来的描述以及附图将更好的理解本发明的益处、特征以及优点，其中
图1是根据本发明典型实施例的多相DC-DC转换器的示意图；图2是图1中的每个电流型调节器的典型实施方式的示意图；图3是图1中的控制器的典型实施方式的示意图。
详细描述以下描述是用来使本领域的普通技术人员能够制造和使用提供于特定应用环境及其所需条件的当前发明。然而，对所属领域的技术人员来说，对优选实施例的不同修改将是显而易见的，并且在此给出的普遍原理也可以应用到其它实施例中。因此，不意味着本发明局限于在此给出和描述的特定实施例，而是具有与在此公开的原理和新颖特征相一致的最大范围。
依照本发明实施例的可级联电流型调节器使用数字信号在通道间进行通信。该电流型调节器可以单独使用，也可以与其它类似调节器相级联而用于多通道的DC-DC转换器。如在此所使用的，术语“转换器”用于表示多个“调节器”的级联组合，应该理解的是这样的术语实际上是通用的，并且通常是可互换的。数字信号不倾向于是同种信号衰减或噪音灵敏性，因此调节器之间不存在对相位数或物理间隔的实际限制。在控制反馈环路中提供一个独立控制器，用于监视负载并控制调节器。但是，没有来自于独立控制器IC的时钟信号，而使得控制器IC是一个非常简单的低成本设备。由于没有时钟，使用可级联电流型调节器实现了一个独特的自振荡系统。
图1是根据本发明的典型实施例的多相DC-DC转换器100的示意图。转换器100将负载电压VL提供给连接到接地端(GND)的负载101。一对负载电容CL1和CL2连接在VL和靠近负载101的GND之间。该VL信号被反馈给控制器103的电压读出(VSEN)引脚，控制器103同样具有连接到GND的接地(RGND)引脚。术语“引脚”是指设备的接线，该接线可以是输入、输出或两者都是(主要是，输入/输出或I/O接线)。该设备可以作为具有I/O引脚的芯片或IC来实现，尽管分立的实现也是预期中的。控制器103具有COMP引脚，该引脚将COMP信号提供给一个或多个以级联结构连接的电流型调节器105的COM引脚。在所示的结构中，具有N个调节器105(分别标为1至N，其中N是任意的正整数)。串联电阻-电容(RC)电路的一端连接到COMP引脚，另一端连接到控制器103的反馈(FB)引脚和VDIFF引脚。控制器103也包括连接到软启动电容CSS一端的软启动(SS)引脚，软启动电容CSS的另一端接GND。控制器103还包括连接到偏移电阻ROFS一端的偏移(OFST)引脚，偏移电阻ROFS的另一端接GND。
每个调节器105具有一个相位输入(PH_IN)引脚和一个相位输出(PH_OUT)输出引脚。根据该级联结构，每个调节器105的PH_IN引脚连接到上一级调节器的PH_OUT引脚，这个序列继续，直到编号为N的最后一个调节器的PH_OUT引脚连接到编号为1的第一调节器的PH_IN引脚。每个调节器105在其PH_OUT引脚上给出一个数字信号，其相对于之前使用模拟信号的方法提供了更高的信号完整性。每个调节器105构成了转换器100的单独的通道，并组成驱动相应于N个共同连接VL信号的PWM转换电路107之一的驱动电路。在此仅描述一个转换电路107，可以理解N个转换电路107的每一个是基本相同的。
每个调节器105包括连接到相应的转换电路107的多个引脚，包括引导(BOOT)引脚、上级门控(UGATE)引脚、相位(PHASE)引脚、下级门控(LGATE)引脚、以及一对包括阴极电流读出(ISEN-)引脚和阳极电流读出(ISEN+)引脚的差分电流读出输入引脚。转换电路107中，引导电容CB连接在BOOT引脚和PHASE引脚之间。UGATE引脚被提供给第一开关Q1的栅极，LGATE输出引脚被提供给第二开关Q2的栅极。在所示的实施例中，开关Q1和Q2可由N通道金属氧化物半导体、场效应晶体管(MOSFETs)来实现，其它预期的开关类型还包括适于IC制造的半导体开关。电源输入电压VIN被提供给Q1的漏极，Q1的源极连接到调节器105的PHASE引脚和Q2的漏极。Q2的源极连接到电源地(PGND)，如本领域的技术人员所知，电源地PGND与信号地GND互相独立示出。VIN信号通常为12伏(12V)，但其它电压值也是可以的。
PHASE引脚连接到输出电感L的一端以及读出电阻RS的一端。读出电阻RS的另一端连接到ISEN-引脚以及读出电容CS的一端。读出电容CS的另一端连接到调节器105的ISEN+引脚，以及产生VL信号的输出电感L的另一端。如此，每个开关电路107的每个输出电感L的输出侧在VL点连接在一起，并且连接到每个调节器105的ISEN+引脚。每个调节器105包括连接到定时电阻RT的定时(TIM)引脚，定时电阻的另一端连接到GND。输出电感L是以本领域技术人员所熟知的任何适宜的形式配置的，例如独立电感、变压器的主电感、带有磁芯的电感等。
图2是每个电流型调节器105的典型实施方式的示意图。PH_IN输入引脚被提供给延迟块201的输入端，延迟块201连接于TIM引脚并具有连接到调节器105的PH_OUT输出引脚的输出端。PH_IN输入引脚还连接到锁存器203的设置输入端(S)，锁存器203由实施例中所示的设置-重置触发器(SRFF)来实现，也可以是任何适合的锁存器、触发器或存储设备。锁存器203的Q输出端连接到门控制逻辑205的输入端。门控制逻辑205的第一输出端连接到第一驱动放大器207的输入端，门控制逻辑205的第二输出端连接到第二驱动放大器209的输入端。门控制逻辑205提供开关Q1和Q2的脉宽调制(PWM)控制，同时也提供如本领域技术人员所理解的击穿保护。调节器105具有用于连接并接收电源电压VCC的VCC引脚，VCC引脚被提供给肖特基二极管211的正极和放大器209的正极电源输入端。采用参照GND的电源电压VCC为调节器105上所有逻辑电路的电源电压。二极管211的负极被提供给放大器207的正极电源输入端和BOOT引脚。放大器207的负极电源输入端连接到PHASE引脚，放大器209的负极电源输入端连接到独立电源接地引脚PGND，该引脚PGND连接到PGND。放大器207的输出端连接到UGATE引脚，放大器209的输出端连接到调节器105的LGATE引脚。
调节器105具有连接到GND的独立信号地引脚(GND)213。ISEN+引脚连接到电流读出放大器215的非反向输入端，放大器215的反向输入端连接到ISEN-引脚。放大器215的输出端连接到比较放大器217的反向输入端。比较放大器217的非反向输入端接收经由COM引脚的COMP信号，比较放大器217的输出端产生提供到锁存器203的重置(R)输入端的重置(RST)信号。锁存器203、门控制逻辑205、放大器207和209以及配套电路共同实现适于控制本领域技术人员所熟知的用于PWM操作的开关电路107中相应一个的PWM逻辑或PWM开关电路。放大器215、217实现反馈读出逻辑或反馈比较逻辑，在符合控制条件时，例如转换器100输出端的一个输出电流或电压条件，给出RST信号，。PWM逻辑与反馈读出或比较逻辑共同组成PWM控制电路或PWM控制逻辑。
在操作过程中，应用于PH_IN引脚的上升沿将锁存器203的Q输出端设置为高电平，该高电平使得门控逻辑205开始一个PWM循环。在所述的特定实施例中，门控制逻辑205关闭放大器209来关掉Q2，然后开启放大器205来接通Q1。电流经由输出电感L被从VIN提供给负载101。控制器103读出VL信号的电压来产生提供给比较放大器217的COMP信号的适当电平。在可选的实施方式中，COMP信号可以是静稳态参考信号。在所示的配置中，通过放大器215来读出流经电感L的电流，从而当峰值电流使得放大器215的输出变得与COMP信号相等时，比较器217给出RST信号来重置锁存器203，锁存器203取消它的Q输出来结束该PWM循环。特别是当Q信号响应锁存器203的重置被拉低时，门控制逻辑205通过关闭放大器207来切断开关Q1，并开启放大器209来接通开关Q2。电阻ROFS允许设计者在控制器103中设计参考信号REF的DC偏移量，其中该REF信号还将在以下描述。
其间，应用于PH_IN引脚的上升沿启动延迟块201的延迟周期，该延迟周期可通过连接到TIM引脚的定时电阻RT来进行编程设计。当该延迟周期结束时，延迟逻辑201在PH_OUT引脚上驱动一个上升沿，该上升沿启动相同的事件序列来开始级联配置中转换器100的下一个调节器105中的动力循环。当每个调节器105完成一个完整的延迟时间时，完成一个完整的周期。例如，直到通过编号为N的调节器的PH_OUT引脚触发，编号为1的调节器才开始它的下一次循环。如果将N个调节器105中每一个的延迟时间编程设计成TD，转换器100的转换周期为N*TD，其中星号“*”表示相乘。转换器100的转换频率是1/(N*TD)。为了得到期望的转换频率FSW，N个调节器105中的每一个的延迟时间编程设计为TD＝1/(N*FSW)。
在所示的实施例中，转换器100包括N个通道，每个通道由调节器105和相应的转换电路107来实现。每个调节器的延迟块201可编程设计为相同的延迟来建立目标FSW。每个通道以独立的方式有效地操作，由此当在前的通道仍在作用于驱动负载101时，可以激活下一个通道。每个通道的延迟最好是相同的，从而进行同步操作，均匀分布负载。如此，由于级联配置，每个通道以同步的形式被激活，即使每个通道是基于其自身的读出条件而无效的。
本领域的技术人员将理解所例举的特定实施例的多种变化是可能的。例如，延迟块201可配置成本领域技术人员所知道的任何形式，来提供适宜的计时功能，可编程的或者是固定的。例如，延迟块201可选择的配置成使用通过TIM引脚连接的电容或其它部件，而不是电阻RT。再如，延迟块201可配置为固定延迟，或配置成带有内部可编程的机构来编程设计期望的延迟周期。所示特定实施例检测通过输出电感L的峰值电流，作为输出控制条件来控制每个PWM循环。在峰值电流方法中，每个PWM循环通过数字逻辑来启动，根据控制条件而终止。许多可选择的方法是可能的及预期的，例如其它电流方法或根据读出电压条件的方法，同时读出设备可以是与输出电感L的电流或电压之外不同。其它电流方法包括平均电流模式或谷值电流模式。例如在谷值电流模式中，每个PWM循环由与弱电流或谷值电流相关的输出控制信号来启动，并由逻辑信号或条件来终止。本发明不受任何特定的PWM控制方法的限制。
图3是根据本发明的控制器103的典型实施方式的示意图。在一个实施方式中，控制器103由独立芯片或具有分别与VCC电源电压及GND连接的VCC引脚和GND引脚的IC来实现。VSEN引脚连接到放大器301的非反向输入端，放大器301的反向输入端连接到RGND引脚。放大器301读出负载电压VL，并产生提供给VDIFF引脚的输出信号。放大器301也包括连接到OFST引脚的另一个偏移输入端(反向输入端)，该引脚用于使能通过电阻ROFS的REF信号的DC偏移量的控制。放大器301是一个差分遥感放大器，并可以配置成本领域技术人员所知的单位增益放大器。在所示的实施方式中，VDIFF引脚连接到FB引脚，FB引脚连接到误差信号放大器303的反向输入端。软启动SS引脚连接到软启动基准逻辑305的输入端，软启动基准逻辑305的输出端提供REF信号给放大器303的非反向输入端。误差信号放大器303的输出端连接到提供COMP信号的COMP引脚。电容CSS控制软启动的时间来启动控制器103的PWM操作。
根据本发明实施例的可级联调节器提供了一个在多相DC-DC调节器或转换器系统中级联任意数量相位的低成本方法。可级联调节器可以实现不需要时钟信号的自振荡系统(例如无时钟系统)。因此，中央控制器不需要提供时钟信号，中央控制器由此可配置成一个非常简单及低成本的设备。特定控制器103的示例是非常简单的，并可以配置成只带有一个误差信号放大器的更简单的形式。每个调节器包括数字控制的可编程延迟单元，该延迟单元接收数字输入并向级联调节器链中的下一个调节器产生数字输出。与先前使用普通模拟信号的方法相比，简单的数字接口(例如，PH_IN和PH_OUT)提供显著的抗扰性。数字信号不倾向于是同种类型的信号衰减或噪声灵敏性，因此不存在对相位数或调节器之间的物理间隔的实际限制。与先前具有相对较低的相位计数和/或转换频率的技术相比，由于可以将任意数目的调节器级联在一起，相位计数是任意的。
多相或多通道转换器的任何目标转换频率是通过用通道数来分割周期以及编程设计具有相应延迟的每个调节器而获得的。还可能有其它优点，例如独特的省电模式，该模式中在低电压周期可以暂时中止或关闭任何一个或多个调节器。在一种可选的省电配置中，重新编程设计每个剩余设备的延迟周期来保持FSW。该第一方法需要另外的控制电路来使延迟周期能够重新编程设计。在另一种可选的省电配置中，当一个或多个级联的调节器断线时，允许多相转换器的转换频率在低功率周期中增长。该第二方法还仅在低电压功率周期中导致减少的效率，最小化了对整体功率的影响。仍然是在另一种省电可选配置中，当输出转换电路不起作用时能够保持中止设备是激活的。由于较少设备作用于输出电压，该第三方法产生增大的脉动电压，但由于仅应用在脉动可忽略的低功率周期中，该模式被认为是可接受的。同样在该第三可选模式中，可以选择中止的特定设备来最优化结果，例如通过中止其它每一个设备产生对称输出脉动。
尽管根据特定的优选版本而对本发明进行了相当详细的描述，其它版本及变化是可能并可预期的。本领域的技术人员应意识到其可以容易地使用所公开的概念及特定实施例，作为不脱离本发明的精神和范围的用于提出其它与本发明目的相同的设计或更改的基础。
权利要求
1.一种可级联功率调节器，其特征在于，所述功率调节器包括可编程延迟单元，该单元响应数字输入信号开始一个延迟周期，并在延迟周期的终止时给出一个数字输出信号；以及PWM控制逻辑，该控制逻辑响应所述的数字输入信号以及输出控制条件来控制每个PWM周期。
2.根据权利要求1的可级联功率调节器，其特征在于，所述的PWM控制逻辑包括PWM逻辑，它响应数字输出信号来开始一个PWM周期，并响应重置信号来结束该PWM周期；以及连接到所述PWM逻辑的反馈读出逻辑，当符合所述输出控制条件时，该反馈读出逻辑给出所述重置信号。
3.如权利要求2的可级联功率调节器，其特征在于，所述PWM逻辑包括锁存器，该锁存器响应所述数字输入信号进行设置，并响应所述重置信号进行重置；连接到所述锁存器的门控制逻辑，其提供至少一个PWM控制信号；以及至少一个驱动放大器，每个放大器响应于所述至少一个PWM控制信号。
4.如权利要求3的可级联功率调节器，其特征在于，所述的门控制逻辑包括击穿保护。
5.如权利要求2的可级联功率调节器，其特征在于，所述的反馈读出逻辑包括读出放大器，该读出放大器读出输出电流条件，并给出读出信号；以及比较器，该比较器将所述读出信号与反馈参考信号相比较以确定所述输出控制条件。
6.一种多相功率转换器，其特征在于，所述功率转换器包括以级联结构连接的多个调节器，每个调节器包含可编程延迟单元，该可编程延迟单元接收来自在前的调节器的数字起始输入信号，并在预定延迟之后向下一个调节器提供一个数字起始输出信号；以及PWM控制电路，该PWM控制电路基于所述的数字起始输入信号的给出并基于输出条件的满足来控制PWM输出；多个转换电路，每个转换电路具有一个连接到所述多个调节器中的相应一个调节器的PWM输出端的输入端，一个用于驱动公用DC输出电压的输出端，以及一个提供给所述相应调节器的PWM控制电路的读出输出端；控制器，该控制器读出所述DC输出电压，并向所述相应调节器的所述PWM控制电路提供补偿信号。
7.如权利要求6的多相功率转换器，其特征在于，所述PWM控制电路包含PWM逻辑，该PWM逻辑基于所述数字起始输入信号的给出以及重置信号来控制所述PWM输出；以及连接到所述PWM逻辑的反馈比较器逻辑，该反馈比较器逻辑基于所述补偿信号以及所述多个转换电路中的相应一个的所述读出输出来给出所述重置信号。
8.如权利要求7的多相功率转换器，其特征在于，所述反馈比较器逻辑包含读出放大器，该放大器具有输出端和连接到所述相应转换电路的所述读出输出的输入端；以及比较器，该比较器的第一输入端接收所述补偿信号，第二输入端连接到所述读出放大器的所述输出端，以及提供所述重置信号的输出端。
9.如权利要求7的多相功率转换器，其特征在于，所述PWM逻辑包括门控逻辑以及至少一个驱动放大器。
10.如权利要求6的多相功率转换器，其特征在于，所述多个转换电路中的每一个包括具有将电流端串连到一个交点和具有连接到所述至少一个PWM输出端的控制输入端的第一和第二开关；连接在所述交点和所述DC输出电压之间的输出电感；以及读出电路，该电路读出所述输出电感的电流，并提供所述读出输出。
11.如权利要求10的多相功率转换器，其特征在于，所述第一、第二开关分别包括第一、第二MOSFET。
12.如权利要求6的多相功率转换器，其特征在于，所述控制器包含误差信号放大器。
13.如权利要求6的多相功率转换器，其特征在于，所述控制器包含读出放大器和误差信号放大器，该读出放大器的输入端连接到所述共用DC输出电压，其输出端提供输出读出信号，误差信号放大器将所述输出读出信号与参考信号进行比较，并提供所述补偿信号。
14.如权利要求6的多相功率转换器，所述多个调节器包含以菊花链结构连接的N个调节器，其特征在于，通过将所述N调节器中的每一个调节器的所述预定延迟编程设计成1/(N*FSW)来实现选择的转换频率FSW。
15.一种控制多相位转换器的多个可级联调节器中的每一个调节器的方法，其特征在于，所述方法包括连接每个调节器的数字输出端到另一个调节器的数字输入端；响应在数字输入端的数字输入信号的接收，在预定延迟之后，在数字输出端提供一个数字输出信号；以及响应该数字输入信号的接收并响应输出条件的检测来控制PWM循环。
16.如权利要求15的方法，其特征在于，所述方法还包括通过将N个级联调节器中的每一个调节器的预定延迟编程设计成1/(N*FSW)，来编程设计多相位转换器的转换频率FSW。
17.如权利要求15的方法，其特征在于，所述检测输出条件包括检测输出电流条件，并产生读出信号；以及将该读出信号与补偿信号相比较。
18.如权利要求17的方法，其特征在于，所述检测输出电流条件包括检测峰值电流。
19.如权利要求18的方法，其特征在于，所述检测峰值电流包括检测流经输出电感的峰值电流。
20.如权利要求17的方法，其特征在于，所述方法还包括提供一个用于读出输出电压条件并提供补偿信号给每个调节器的中央控制器。
全文摘要
可级联电源调节器包括可编程延迟单元和PWM控制逻辑。该可编程延迟单元响应数字输入信号开始一个延迟周期，并根据该延迟周期的结束给出一个数字输出信号。该PWM控制逻辑响应该数字输入信号并响应一个输出控制条件对PWM循环进行控制。该可级联调节器使用数字信号在通道间进行通信。数字信号不倾向于是与模拟信号类型相同的信号衰减或噪声灵敏性。因此，相位的数量是不受限制的，调节器之间的物理间隔也是不受限制的，并且转换频率也不受限制。由于没有来自独立控制器的时钟信号，因此该控制器是相对简单、低成本的设备。由于没有时钟，使用该可级联调节器获得了独特的自振荡系统。
文档编号G05F1/10GK1619933SQ20041010237
公开日2005年5月25日 申请日期2004年9月30日 优先权日2003年10月2日
发明者M·B·哈里斯 申请人:英特赛尔美国股份有限公司