专利名称：升降压电路的制作方法
技术领域：
本发明涉及电路构成简化的升降压电路。
背景技术：
近年，含有光电变换元件的光电变换装置被广泛应用。尤其是，也有很多装在移动电话等便携用终端内的应用，不仅光电变换装置，其外围的电源电路等也希望能小型化。
在具有CCD固体摄像元件的光电变换装置中，为了将根据入射光而生成的信息电荷垂直传输、水平传输及输出，应对垂直传输寄存器、水平传输寄存器及输出部的传输电极和控制电极施加所定的传输时钟脉冲。这些脉冲的波峰值，即脉冲电压可通过升降压光电变换装置的系统时钟，来达到所定的电压电平。
在具有CCD固体摄像元件的光电变换装置中，通常利用0～3V的系统时钟脉冲，将该系统时钟脉冲升压或降压、生成传输时钟脉冲。降压电路如图5所示，构成为包括充电泵电路。降压电路所包含的电容器Ca～Cd，往往为外接于作为半导体元件而形成的主电路部10的外部端子Ta～Td上的构成。在该降压电路中，通过将基准电压端子接地、对输入端子输入0～3V的系统时钟脉冲，如图6所示，从而可得到各连接点A～D的电位Va～Vd。即，由成为基准的接地电位(GND)通过2级充电泵作用的降压，向稳压器12输入-6V左右的电位Vc，由稳压器12得到-4V左右的输出电压Vd。另一方面，升压电路也如图7所示，与降压电路一样，构成为包括充电泵电路。升压电路所包含的电容器Ce～Ch，往往为外接于作为半导体元件形成的主电路部14的外部端子Te～Th上的构成。在升压电路中，向基准电压端子施加系统电压VDD＝3V，向输入端子输入0～3V的系统时钟脉冲。这样，如图8所示，可得到各连接点E～H的电位Ve至Vh。即，由成为基准的系统电压VDD通过2级充电泵作用的升压，向稳压器16输入9V左右的电位Vg，由稳压器16变换并输出7V左右的输出电压Vh。
特开2001-218118号公报但是，上述现有的降压电路及升压电路，作为用于由系统时钟脉冲生成所希望的输出电压Vd及Vh的完全独立的电路而构成，作为整个升降压电路存在构成元件变多、电路规模变大的问题。而且，还有用于连接电容器Ca～Ch的外部端子引脚数多、用于引出升降压电路内的外部端子的焊盘电极占有面积也变大的问题。其结果，成为妨碍光电变换装置小型化的主要原因。
发明内容
本发明鉴于上述现有技术的问题，其目的在于提供一种通过简化电路构成、从而能小型化装置的升降压电路。
本发明是一种升降压电路，其特征在于，包括接受基准电压和不同于上述基准电压的第1电压交替重复的系统时钟脉冲，利用上述基准电压和上述第1电压的电位差，输出比上述基准电压还低的第2电压的降压部；接受上述系统时钟脉冲和从上述降压部输出的第2电压，输出具有比上述基准电压和上述第1电压的电位差还大的电位差的脉冲的电平移动部；和接受从上述电平移动部输出的脉冲，输出比上述基准电压还高的第3电压的升压部。
再者，本发明是一种升降压电路，其特征在于，具有接受基准电压和不同于上述基准电压交替重复的第1电压的系统时钟脉冲，利用上述基准电压和上述第1电压的电位差，输出比上述基准电压还高的第2电压的升压部；接受上述系统时钟脉冲和从上述升压部输出的第2电压，输出具有比上述基准电压和上述第1电压的电位差还大的电位差的脉冲的电平移动部；和接受从上述电平移动部输出的脉冲，输出比上述基准电压还低的第3电压的降压部。
在此，上述降压部或上述升压部最好包含充电泵电路。即，在上述降压部或上述升压部所包含的充电泵电路的一部分形成于半导体基板上，构成上述充电泵电路的至少1个电容器连接于上述半导体基板外部时，本发明的效果显著。
根据本发明，可简化升降压电路的电路构成、提高电路的可靠性。而且，可使采用升降压电路的光电变换装置等小型化。
图1是表示本发明实施方式的升降压电路的构成的图。
图2是表示本发明实施方式的升降压电路各部分的电压的图。
图3是表示本发明实施方式的电平移动部的构成例的电路图。
图4是表示本发明实施方式的升降压电路的另一构成例的电路图。
图5是表示现有的升降压电路的图。
图6是表示现有的升降压电路各部分的电压的图。
图7是表示现有的升降压电路的图。
图8是表示现有的升降压电路各部分的电压的图。
图中10—主电路部，12—稳压器，14—主电路部，16—稳压器，20—定时脉冲发生器，22—降压部，24—电平移动部，26—升压部，30—降压部的主要部分，32—稳压器，34—缓冲器元件，36—反相元件，38—反相元件，40—升压部的主要部分，42—稳压器，44—缓冲器元件，50—定时脉冲发生器，52—升压部，54—电平移动部，56—降压部。
具体实施例方式
本发明实施方式的升降压电路如图1所示，构成为包括定时脉冲发生器(TG)20、降压部22、电平移动部24及升压部26。
定时脉冲发生器20是以光电变换装置等系统电压VDD为输入电压，生成系统时钟脉冲s的电路。例如，若系统电压VDD为3V，则如图2(a)所示，生成以所定的周期交替重复成为基准电压的接地电位(GND)和系统电压VDD的系统时钟脉冲s。定时脉冲发生器20的构成因与一般的时钟发生电路相同，故省略说明。定时脉冲发生器20的输出端子连接于降压部22及电平移动部24的输入端子TIN2。因此，系统时钟脉冲s供给到降压部22及电平移动部24的输入端子。
降压部22具有与现有的降压电路相同的构成，由在半导体基板上形成的主要部分30及连接于该主要部分的电容器C1～C4构成。主要部分30与电容器C1～C4一起构成充电泵电路。
具体说明本实施方式的主要部分30的构成。施加成为降压基准的基准电压的基准电压端子，通过开关元件Tr1的源漏极间连接到外部端子T1。外部端子T1和开关元件Tr1之间的连接部通过开关元件Tr2的源漏极问连接到外部端子T2。外部端子T2和开关元件Tr2之间的连接部通过开关元件Tr3的源漏极间连接到外部端子T3。外部端子T3和开关元件Tr3的连接部连接到稳压器32的输入端子。稳压器32的输出端子即降压部22的输出端子连接到外部端子T4。另一方面，降压部22的输入端子连接到缓冲器元件34及反相元件36的输入端子。缓冲器元件34的输出端子连接到外部端子Tx1，反相元件34的输出端子连接到外部端子Tx2。
在主要部分30的外部端子T1～T4及Tx1、Tx2上连接电容器C1～C4。电容器C1连接外部端子T1和Tx1。电容器C2连接外部端子T2和Tx2。电容器C3的一端连接外部端子T2、另一端接地。电容器C4的一端连接外部端子T4，另一端接地。此外，基准电压端子接地，定时脉冲发生器20的输出端子连接输入端子。电容器C1～C4的电容值最好根据连接于外部端子T4的负荷电容及必要的响应时间等决定。
从定时脉冲发生器20将0～3V的系统时钟脉冲s输入降压部22的输入端子，通过切换开关元件Tr1～Tr2，从而如图2(b)所示，可降压系统时钟脉冲s。即，在外部端子T1上可得到接地电位(GND)和约-3V的电压交替输出的脉冲状电位V1。在外部端子T2上可得到约-3V和约-6V交替输出的脉冲状电位V2。而在外部端子T3上可得到约-6V的恒定电位V3。该电位V3输入稳压器32内。其结果，作为稳压器32的输出，向外部端子T4输出约-4V的电压V4。
电平移动部24构成为包括形成于半导体基板上的电平移动电路。电平移动电路可构成为图3所示的电路。而且，电平移动电路不限于上述构成。
输入端子TIN1在连接到第1导电型晶体管Tra的栅极的同时，连接到反相元件38的输入端子。反相元件38的输出端子连接于第1导电型晶体管Trb的栅极。此外，系统电压VDD输入到晶体管Tra及Trb的源极。而且，晶体管Tra及晶体管Trb的漏极在分别连接到第2导电型晶体管Trc及晶体管Trd的漏极的同时，分别连接到晶体管Trc及晶体管Trd的栅极。此外，输入端子TIN2连接到晶体管Trc及Trd的源极。而且，从晶体管Trb的源极引出输出端子T0。
在这样的电平移动电路中，从定时脉冲发生器20将系统时钟脉冲s输入至输入端子TIN1，通过将来自降压部22的输出电压V4输入到输入端子TIN2，如图2(c)所示，而从输出端子T0输出具有比系统时钟脉冲s的电位差还大的电位差的脉冲信号V0、即输入至输入端子TIN2的电压V4和系统电压VDD交替重复的脉冲信号V0。即，在本实施方式中交替重复输出-4V和3V。
升压部26构成为包括形成于半导体基板上的主要部分40及连接该主要部分的电容器C5～C7。主要部分40与电容器C5～C7一起构成充电泵电路。在前级配备降压部22，通过利用电平移动电路得到比系统时钟脉冲s的导通电压和切断电压之间的电位差还大的脉冲信号V0，比原来减少升压部26的充电泵电路的级数。
具体说明本实施方式的主要部分40的构成。施加成为升压基准的基准电压的基准电压端子，通过开关元件Tr5的源漏极间连接到外部端子T5。外部端子T5和开关元件Tr5之间的连接部通过开关元件Tr6的源漏极间连接到外部端子T6。外部端子T6和开关元件Tr6之间的连接部连接到稳压器42的输入端子。稳压器42的输出端子、即升压部26的输出端子连接到外部端子T7。另一方面，升压部26的输入端子连接到缓冲器元件44的输入端子。缓冲器元件44的输出端子连接到外部端子Tx5。
电容器C5～C7连接主要部分40的外部端子T5～T7及Tx5。电容器C5连接外部端子T5和Tx5。电容器C6的一端连接外部端子T6，另一端接地。电容器C7的一端连接外部端子T7，另一端接地。此外，系统电压VDD输入到基准电压端子；来自电平移动部24的输出被输入到输入端子。电容器C5～C7的电容值最好根据连接于外部端子T7的负荷容量及必要的响应时间等决定。
在升压部26中，通过切换开关元件Tr5～Tr7，如图2(d)所示，从而升压电平移动部24的脉冲信号V0。即，在外部端子T5上，出现在成为基准的系统电压VDD上叠加来自电平移动部24的脉冲信号V0的电压V5，就是+3V和+10V交替重复的电压V5。接着，在外部端子T6上出现将电压V5平滑化后的约+10V的电压V6，由稳压器42降压电压V6，输出约+7V的电压V7。
如上所述，采用本实施方式的升降压电路，可由降压部22得到约一4V的输出电压，及可由升压部26得到约+7V的输出电压。
本实施方式的升降压电路的定时脉冲发生器20、降压部22的主要部分30、电平移动部24、以及升压部26的主要部分40形成在同一半导体基板上，可构成为1个半导体元件。
在本实施方式的升降压电路中，通过将来自降压部22的输出输入到电平移动部24，从而可使升压部26的充电泵电路的级数比原来少。这样，通过减少充电泵电路的级数，从而还可减少外接于升压部26的电容器数。新加上的电平移动部24的占有面积比所减少的电容器配置面积还小，还可减少引出用于连接电容器的外部端子的焊盘电极的占有面积，故与原来相比，可小型化升降压电路。
而且，由于外接的电容器数变少，故可简化制造时的工序，可提高升降压电路的可靠性。
此外，在本实施方式中，在前级配置了降压部22，在后级配置了升压部26，但并不限于此。即，如图4所示，也可为在前级配置升压部52，在电平移动部54变换升压部52的输出，用后级的降压部56对来自电平移动部54的输出进行降压的构成。
权利要求
1.一种升降压电路，其特征在于，包括接受基准电压和不同于所述基准电压的第1电压交替重复的系统时钟脉冲，利用所述基准电压和所述第1电压的电位差，输出比所述基准电压还低的第2电压的降压部；接受所述系统时钟脉冲和从所述降压部输出的第2电压，输出具有比所述基准电压和所述第1电压的电位差还大的电位差的脉冲的电平移动部；和接受从所述电平移动部输出的脉冲，输出比所述基准电压还高的第3电压的升压部。
2.一种升降压电路，其特征在于，包括接受基准电压和不同于所述基准电压不同的第1电压交替重复的系统时钟脉冲，利用所述基准电压和所述第1电压的电位差，输出比所述基准电压还高的第2电压的升压部；接受所述系统时钟脉冲和从所述升压部输出的第2电压，输出具有比所述基准电压和上述第1电压的电位差还大的电位差的脉冲的电平移动部；和接受从所述电平移动部输出的脉冲，输出比所述基准电压还低的第3电压的降压部。
3.根据权利要求1或2所述的升降压电路，其特征在于，所述降压部或所述升压部包含充电泵电路。
4.根据权利要求3所述的升降压电路，其特征在于，所述降压部或所述升压部所包含的充电泵电路的一部分形成于半导体基板上，构成所述充电电路的至少1个电容器连接于所述半导体基板的外部。
全文摘要
本发明提供一种可简化电路构成的升降压电路。可由具有以下部分的升降压电路解决上述课题接受基准电压(GND)和系统电压V
文档编号G05F1/40GK1716740SQ20051007943
公开日2006年1月4日 申请日期2005年6月22日 优先权日2004年6月29日
发明者谷本孝司 申请人:三洋电机株式会社