专利名称：具有返送型过流保护电路的恒压源电路的制作方法
技术领域：
本发明一般涉及一种被提供有返送电流限制特性的过流保护电路的恒压源电路及其用于控制这种恒压源电路的方法，特别涉及一种恒压源电路及其控制这种恒压源电路的方法，其中，提供了响应输出电流的增加，增加了用于该恒压源电路的各电路的偏置电流，由此使过流保护电路能够可靠地工作。
背景技术：
为了改进恒压源电路响应其输出电压波动的响应速度，已经知道增加提供给诸如构成该恒压源电路的误差放大电路的电路的偏流的方法。另一种已知的方法提供了一种能够除了主反馈回路之外高速响应的第二反馈回路并使用这两个反馈回路控制输出电压。
在对误差放大电路增加偏流的方法中，由于这种增加导致增加的恒压源电路的电流损耗，所以，只能进行这种偏流的有限增加。考虑到这一点，某一电路(见日本专利申请公开No3-158912)向该误差放大电路提供与恒压源电路输出电流成比例的偏流，从而，实现高响应速度和低电流损耗。
图7示出了实现这种高响应速度和低功耗的恒压源电路的例子，其被提供有具有返送特性的过流保护电路。
图7所示的恒压源电路100包括用于产生和输出预定参考电压Vref的参考电压产生电路102、用于通过将是在输出端OUT处出现的电压的输出电压Vout分压产生和输出分压后的电压VFB的以检测输出电压为目的的电阻器R101和以检测输出电压为目的的电阻器R102、包括用于响应施加到其栅极的信号来控制在输出端OUT处产生的电流io的PMS晶体管的输出晶体管M101、用于控制输出晶体管M101的操作以便使分压后的电压VFB等于参考电压Vref的误差放大电路103、用于响应输出电流io调节误差放大电路103的偏流的偏流调节电路104、和具有返送输出电压相对输出电流特性的过流保护电路105，一旦输出电流io超过预定值，该特性可以在降低输出电压Vout的同时减少输出电流。
误差放大电路103放大参考电压Vref和分压电压VFB之间的差，以提供给输出晶体管M101的栅极，从而控制输出晶体管M101的操作以便将输出电压Vout设置得等于恒压。
在偏流调节电路104中，用于检测输出电流io并输出与输出晶体管M101的输出电流io成比例的电流的PMOS晶体管M105的漏极电流随着输出电流io的增加而增加。PMOS晶体管M105的漏极电流是NMOS晶体管M106的漏极电流，因此，形成具有NMOS晶体管M106的电流反射镜电路的NMOS晶体管M107和M108的漏极电流也增加。
NMOS晶体管M107的漏极电流是施加到误差放大电路103的运算放大器A101的偏流，因此，与输出电流io的增加成比例地增加施加到运算放大器A101的偏流。NMOS晶体管M108的漏极电流是施加到PMOS晶体管M102上偏流，因此，与输出电流io的增加成比例地增加施加到PMOS晶体管M102上的偏流。结果是，随着输出电流io的增加，误差放大电路103响应输出电压Vout的电压波动的响应速度增加。
在过流保护电路105中，当输出电流io变成预定保护的电流量时，在PMOS晶体管M103的漏极和地电位之间连接的电阻器R104两端的压降超过分压后的电压VFB。结果，运算放大器电路A102的输出电压下降，从而使PMOS晶体管M104导通，由此抑制输出晶体管M101的栅极电压的下降。如图8所示，然后，当输出电压Vout被短路时，输出电压Vout被降低，输出电流io被减少，从而导致输出电流减小而变得等于被示做“A”的短路电流，由此，防止恒压源电路100和负载110过流。这种过流保护电路105就是所谓的具有返送特性的过流保护电路。
由于当过流保护电路105操作时输出电流io是非常大的电流，所以在这种情况下，误差放大电路103的运算放大器电路A101的偏流也很大。运算放大器A101的输出节点的驱动功率因此也非常大，这样，在过流保护电路105中使用的PMOS晶体管M104的驱动功率不足以将对应于输出电压Vout短路的短路电流引入到图8所示的点A，由此，实际的特性如实线所示，即，其只能够将短路电流引入到点B，结果，在输出晶体管M101处的功耗变得非常明显，从而产生额外的热量，而当该恒压源电路被以IC芯片的形式实现时，这可能引起该IC芯片的故障。
为了使过流保护电路105能够将短路电流完全引入到图8所示的点A处，PMOS晶体管M104的驱动功率需要被设置得远远大于误差放大电路103的驱动功率。
PMOS晶体管M104的驱动功率的增加需要该PMOS晶体管M104的器件大小的增加，而当恒压源电路100以IC芯片的形式实现时，由于芯片大小的增加，将会导致成本的增加。此外，需要增加过流保护电路105的操作电流，这将导致功耗的增加。
因此，需要一种具有返送特性过流保护电路的恒压源电路及其控制这种恒压源电路的方法，利用这种电路和方法，短路电流可以被降低到预定的电流量而不会增加PMOS晶体管M104的器件大小也不会增加过流保护电路105的操作电流。
发明内容
本发明的一般目的就是提供一种能够基本排除由于相关技术的限制和缺点而引起的一个或多个问题的恒压源电路以及控制该恒压源电路的方法。
本发明的另一个目的是提供一种具有过流保护电路的恒压源电路以及控制这种恒压源电路的方法，其中，短路电流能够被降低到预定的电流量而不会增加过流保护电路的电路大小也不会增加该过流保护电路的操作电流。为了实现上述本发明的目的，用于将施加到输入端的输入电压转换为从输出端输出的预定恒压的恒压源电路，包括输出晶体管，用于响应所施加的控制信号从输入端向输出端提供输出电流；参考电压产生电路单元，用于产生预定的参考电压；输出电压检测电路单元，用于检测输出端的输出电压，以产生与检测的输出电压成比例的比例电压；误差放大电路单元，用于接收预定的偏流，以控制输出晶体管的操作，从而使比例电压等于参考电压；偏流调节电路单元，用于响应从输出晶体管输出的输出电流而向误差放大电路单元提供偏流；和过流保护电路单元，用于当输出电压处于额定电压时，响应输出电流超过预定的过流保护电流量，在将输出电压降低到地电位的基础上，控制输出晶体管来减少输出电压和输出电流，以便使输出电流变成预定的短路电流量，其中，所述误差放大电路单元被配置成其响应输出电压波动的响应速度随所接收的偏流而改变，以及偏流调节电路单元被配置成响应将输出电压降低到预定的电压而暂停向误差放大电路单元提供偏流。
一种控制恒压源电路的方法，该恒压源电路用于将施加到输入端的输入电压转换为从输出端输出的预定恒压，其中，该恒压源电路包括输出晶体管，用于响应所施加的控制信号从输入端向输出端提供输出电流，和输出电压控制单元，用于产生预定的参考电压和与在输出端出现的输出电压成比例的比例电压，以便在至少一个误差放大电路处放大参考电压和比例电压之间的差并将放大后的差施加到输出晶体管的控制节点，所述方法包括响应从输出晶体管输出的输出电流，向误差放大电路提供偏流；和响应将输出电压降低到预定电压而暂停向误差放大电路提供偏流。
根据本发明的至少一个实施例，随着具有返送特性的过流保护电路单元开始操作，偏流调节电路单元暂停(suspend)将偏流施加到诸如在恒压源电路中提供的误差放大电路单元的用于驱动输出晶体管的电路。这只留下(leavebehind)固定的偏流。因此，即使是使用具有与传统过流保护电路兼容或更小的驱动功率的晶体管和基于过流保护电路的操作来控制输出晶体管的操作时，由过流保护电路所设置的短路电流也能够被完全降低到所希望的电流量。
图1示出了根据本发明第一实施例的恒压源电路的例子；图2示出了图1所示的恒压源电路的输出电压和输出电流的特性的例子；图3示出了根据本发明第一实施例的恒压源电路的另一个例子；图4示出了根据本发明第二实施例的恒压源电路的例子；图5示出了根据本发明第三实施例的恒压源电路的例子；图6示出了根据本发明第三实施例的恒压源电路的另一个例子；图7示出了相关技术恒压源电路的例子；和图8示出了图7所示的恒压源电路的输出电压和输出电流的特性。
具体实施例方式
下面将结合附图描述本发明的实施例。
图1示出了根据本发明第一实施例的恒压源电路的例子。
在图1中，恒压源电路1根据输入到输入端IN的输入电压Vin产生预定的恒压并从输出端OUT输出输出输出电压Vout。从输出端OUT输出的输出电压Vout被提供给耦合到输出端OUT的负载10。恒压源电路1可以以单个IC芯片形式来实现。
图1所示的恒压源电路1包括参考电压产生电路2，用于产生和输出预定的参考电压Vref；以输出电压检测为目的的电阻器R1和R2，用于通过分压输出电压Vout而产生和输出分压电压VFB；包括PMOS晶体管的输出晶体管M1，用于响应施加给其栅极的信号来控制在输出端OUT处产生的电流io；第一误差放大电路3，用于控制输出晶体管M1的操作，以便使分压电压VFB等于参考电压Vref；偏流调节电路4，用于响应输出电流io调节第一误差放大电路3的偏流；和具有返送输出电压相对输出电流特性的过流保护电路5，一旦输出电流io变得大于预定过流保护电流量，该特性能够在降低输出电压Vout的同时减少输出电流io。参考电压产生电路2对应于参考电压产生电路单元，电阻器R1和R2对应于输出电压检测电路单元，第一误差放大电路3对应于第一误差放大电路单元，偏流调节电路4对应于偏流调节电路单元，以及过流保护电路5对应于过流保护电路单元。参考电压产生电路2、电阻器R1和R2以及第一误差放大电路3构成了输出电压控制单元。
第一误差放大电路3包括运算放大器A1、PMOS晶体管M2以及恒流源11和12。偏流调节电路4包括PMOS晶体管M5和NMOS晶体管M6到M9。过流保护电路5包括运算放大器A2、PMOS晶体管M3和M4以及电阻器R3和R4。PMOS晶体管M2对应于第一晶体管，NMOS晶体管M9对应于控制电路，以及恒流源11和12对应于恒流电路。
输出晶体管M1连接在输入端IN和输出端OUT之间，电阻器R1和R2串联连接在输出端OUT和地电位之间。
在第一误差放大电路3中，PMOS晶体管M2和恒流源12串联连接在输入端IN和地电位之间，而PMOS晶体管M2从恒流源12接收预定的偏流。
PMOS晶体管M2和恒流源12之间的结合点被耦合到输出晶体管M1的栅极。运算放大器A1的输出端连接到PMOS晶体管M2的栅极，其反相输入节点接收分压电压VFB，其非反相输入节点接收参考电压Vref。运算放大器A1从恒流源11接收预定的偏流。
在偏流调节电路4中，PMOS晶体管M5的源极节点被耦合到输入端IN，其栅极节点被耦合到输出晶体管M1的栅极节点。NMOS晶体管M6到M8构成了电流反射镜电路，其中在PMOS晶体管M5的漏极和地电位之间连接NMOS晶体管M6。NMOS晶体管M6到M8的栅极被连接到一起，所述结合点被耦合到NMOS晶体管M6的漏极。NMOS晶体管M7被并联连接到恒流源11。串联连接的NMOS晶体管M8和M9被并联连接到恒流源12。NMOS晶体管M9的栅极接收分压电压VFB。
在过流保护电路5中，PMOS晶体管M3的源极节点被耦合到输入端IN，其栅极节点被耦合到输出晶体管M1的栅极节点。电阻器R4被连接在PMOS晶体管M3的漏极和地电位之间。PMOS晶体管M3和电阻器R4之间的结合点被耦合到运算放大器A2的反相输入节点。运算放大器A1的非反相输入节点接收分压电压VFB，其输出节点被耦合到PMOS晶体管M4的栅极。PMOS晶体管M4连接在输入端IN和输出晶体管M1的栅极之间，电阻器R3连接在输入端IN和PMOS晶体管M4的栅极之间。
利用这种结构，第一误差放大电路3控制输出晶体管M1的操作，从而使输入给运算放大器A1的分压电压VFB变得与参考电压Vref相等。随着输出电流io的增加，输出与输出晶体管M1输出电流成比例的电流的PMOS晶体管M5的漏极电流增加。漏极电流id5是NMOS晶体管M6的漏极电流，因此，形成具有NMOS晶体管M6的电流反射镜电路的NMOS晶体管M7和M8的漏极电流id7和id8也增加。
如果输出电流io小于预定的过流保护电流量，则NMOS晶体管M9的源极电压是NMOS晶体管M8的漏极电压，其基本上等于NMOS晶体管M8的栅极电压，NMOS晶体管M8处于导通状态。由于NMOS晶体管M8的漏极电流id8是施加到PMOS晶体管M2的偏流，，所以，运算放大器A1和PMOS晶体管M2的偏流与输出电流io的增加成比例地增加。结果，随着输出电流io的增加，第一误差放大电路3对输出电压Vout波动的响应速度也增加。
PMOS晶体管M3输出与输出晶体管M1的输出电流成比例的电流。如果输出电流io变得大于预定的过流保护电流量，则电阻器R4两端的压降将超过分压电压VFB。结果，运算放大器电路A2的输出电压下降，从而使PMOS晶体管M4导通，由此抑制输出晶体管M1的栅极电压下降。然后，如图2所示，当输出端OUT被短路时，输出电压Vout被降低，输出电流io被减少，从而导致输出电流io被减小到等于短路电流，如图2中的“A”所示，由此，可以防止恒压源电路1和负载10过流。
NMOS晶体管M9的栅极电压也随着输出电压Vout的下降一起下降。当输出电压Vout下降到预定的电压时，NMOS晶体管M9截止，由此切断(cutoff)与该输出电流io成比例的PMOS晶体管M2的部分偏流，从而只有来自恒压源电路12的偏流。这对于输出晶体管M1减少第一误差放大电路3的驱动功率，因此，即使是PMOS晶体管M4的驱动功率相对小，输出电流io也可以被完全减少到图2中A点所示的预定短路电流量。
或者，可以去除第一误差放大电路3的PMOS晶体管M2的图1所示。在这种情况下，恒压源电路1的结构如图3所示。在图3中，与图1所示相同的元件采用相同的附图标记，与其相关的描述将予以省略。将只描述与图1所示结构不同的部分。
图3与图1不同之处在于去除了PMOS晶体管M2、恒流源12和NMOS晶体管M8，以及NMOS晶体管M9被串联连接到NMOS晶体管M7。
在图3中，第一误差放大电路3包括运算放大器A1和恒流源11，运算放大器A1的输出节点被耦合到输出晶体管M1的栅极节点。运算放大器A1的反相输入节点接收参考电压Vres和非反相输入节点接收分压电压VFB。
偏流调节电路4包括PMOS晶体管M5和NMOS晶体管M6、M7和M9。NMOS晶体管M6和M7一起构成了电流反射镜电路。串联连接的NMOS晶体管M9和M7被并联连接到恒流源11上。
利用这种结构，如果输出电流io小于所述预定过流保护电流量，则NMOS晶体管M9的源极电压是NMOS晶体管M7的漏极电压，该电压基本上等于NMOS晶体管M7的栅极电压，和NMOS晶体管M9处于导通状态。NMOS晶体管M7的漏极电流是施加到运算放大器A1的偏流，因此，施加到预算放大器A1的偏流与输出电流io的增加成比例地增加。结果，随着输出电流io的增加，对输出电压Vout波动作出响应的第一误差放大电路的响应速度增加。
当输出电流io超过所述预定过流保护电流量以至触发过流保护电路5的操作从而引起输出电压Vout下降时，NMOS晶体管M9的栅极电压也下降。当输出电压Vout下降到一预定电压时，NMOS晶体管M9截止，由此，切断与输出电流io成比例的运算放大器A1的部分偏流，从而只有来自恒流源11的偏流。这对于输出晶体管M1减少了第一误差放大电路3的驱动功率，因此，即使PMOS晶体管M4的驱动功率很小，输出电流io也能够被完全减小到图2中A点所示的预定短路电流量。
如上所述，如果输出电流io超过所述预定过流保护电流量从而触发过流保护电路5的操作而降低输出电压vout，则根据本发明第一实施例的恒压源电路将暂停从偏流调节电路4向第一误差放大电路3提供偏流，从而，降低第一误差放大电路3相对于输出晶体管M1的驱动功率。利用这种方式，当具有返送特性的过流保护电路操作时，可以将短路电流降低到所述预定的电流量，而不需要相对于输出晶体管M1增加过流保护电路的驱动功率。此外，在过流保护电路中用于控制输出晶体管的操作的晶体管可以是具有小电流驱动功率的晶体管，这可以抑制由于芯片大小增加而引起的成本和电流损耗的增加。
在上述的第一实施例中，只提供了单个的误差放大电路来控制输出晶体管的操作。或者，本发明也可以被应用于具有下述结构的恒压源电路中，在这种结构中，输出晶体管的操作由第一误差放大电路和第二误差放大电路同时控制，第一误差放大电路具有尽可能大的直流增益的优良直流特性，而第二误差放大电路能够对输出电压Vout的波动做出高速响应。本发明的第二实施例是针对这种结构的。
图4示出了根据本发明第二实施例的恒压源电路的一个例子。在图4中，以相同的附图标记与图1相同的元件并省略对它们的描述，只描述与图1不同的部分。
图4与图1的区别在于附加提供了对输出电压Vout的波动做出高速响应的第二误差放大电路6。利用这种变化，图1的恒压源电路现在被设计成恒压源电路1a。恒压源电路1a可以以单个IC芯片来实现。
图4的恒压源电路1a包括参考电压产生电路2、以检测输出电压为目的的电阻器R1和R2、输出晶体管M1、用于控制输出晶体管M1的操作从而使得分压电压VFB等于参考电压Vref的第一误差放大电路3、用于控制输出晶体管M1的操作从而使得分压电压VFB等于参考电压Vref并能够对输出电压Vout的波动做出高速响应的第二误差放大电路6、用于响应输出电流io调节第一误差放大电路3和第二误差放大电路6的偏流的偏流调节电路4、以及过流保护电路5。第一误差放大电路3和第二误差放大电路6一起构成了误差放大电路单元。
第二误差放大电路6包括运算放大器A3和恒流源13，运算放大器A3的输出节点被耦合到输出晶体管M1的栅极节点。运算放大器A3的反相输入节点接收参考电压Vref，而其非反相输入节点接收分压电压VFB。运算放大器A3从恒流源13接收预定的偏流。在偏流调节电路4中，串联连接的NMOS晶体管M9和M8与恒流源13并联连接。
在这种结构中，将第一误差放大电路3设计成将从恒流源11和12提供的偏流设置为尽可能的小，以至设置直流增益尽可能的大，由此提供良好的直流特性。第二误差放大电路6被设计成将从恒流源13提供的偏流设置为尽可能的大，以便实现高速操作。
如果输出电流io小于预定的过流保护电流量，NMOS晶体管M9的源极电压是NMOS晶体管M8的漏极电压，该电压基本上等于NMOS晶体管M8的栅极电压，NMOS晶体管M8处于导通状态。NMOS晶体管M8的漏极电流id8是施加到运算放大器A3上的偏流，因此，与运算放大器A1的偏流类似，施加到运算放大器A3的偏流与输出电流io的增加成比例地增加。结果，随着输出电流io的增加，第一误差放大电路3和第二误差放大电路6对输出电压Vout的波动做出响应的响应速度都增加。
当输出电流io超过预定的过流保护电流量而触发过流保护电路5的操作来引起输出电压Vout的下降时，NMOS晶体管M9的栅极电压也下降。当输出电压Vout降低到预定的电压时，NMOS晶体管M9截止，从而，与输出电流io成比例地切断运算放大器A3的部分偏流，从而只有来自恒流源13的偏流。这对于输出晶体管M1减小了第二误差放大电路6的驱动功率，因此，即使是PMOS晶体管M4的驱动功率相对较小时，输出电流io也能够被完全地减小到图2中A点所示的预定短路电流量。
在图4中，第一误差放大电路3的PMOS晶体管M2可以被去除。即，可以去除PMOS晶体管M2和恒流源12，而运算放大器A1的输出节点被连接到输出晶体管M1的栅极，参考电压Vref和分压电压VFB被分别输入到运算放大器A1的反相输入节点和非反相输入节点。
如上所述，如果输出电流io超过所述预定的过流保护电流量以触发过流保护电路5的操作而使输出电压Vout下降，则根据本发明第二实施例的恒压源电路将暂停从偏流调节电路4向第二误差放大电路6提供偏流，由此，对于输出晶体管M1减少第二误差放大电路6的驱动功率。利用这种方式，当具有返送特性的过流保护电路操作时，短路电流可以被降低到预定的电流量，而对于输出晶体管不需要增加过流保护电路的驱动功率。
在上述的第一和第二实施例中，可以提供用于执行相位补偿的相位补偿电路，该相位补偿对于在负反馈回路上产生的信号频带可以降低偏流调节电路的增益。本发明的第三实施例是针对这样一种结构。
图5示出了根据本发明第三实施例的恒压源电路的例子。图5示出了具有与图4所示的结构相同的恒压源电路的例子。与图4所示相同的元件使用相同的附图标记，并省略对它们的描述。将只描述与图4所示不同的部分。
图5与图4的不同之处在于在图4的偏流调节电路4中附加提供了用于执行相位补偿的相位补偿电路，对于在为运算放大器A1和A3所形成的负反馈回路上产生的信号频带，该相位补偿降低偏流调节电路的增益。利用这种变化，图4所示的偏流调节电路4现在被设计成为偏流调节电路4b，图4的恒压源电路1现在被设计成恒压源电路1b。该恒压源电路1b可以单个IC芯片来实现。
图5的恒压源电路1b包括参考电压产生电路2、以检测输出电压为目的的电阻器R1和R2、输出晶体管M1、第一误差放大电路3、第二误差放大电路6、用于响应输出电流io来调节第一误差放大电路3和第二误差放大电路6的偏流的偏流调节电路4b、以及过流保护电路5。偏流调节电路4b构成了偏流调节电路单元。
偏流调节电路4b包括PMOS晶体管M5、NMOS晶体管M6到M9、电容器C1和C2以及电阻器R5和R6。
NMOS晶体管M6到M8、电容器C1和C2以及电阻器R5和R6构成了电流反射镜电路。NMOS晶体管M7被并联连接到恒流源11。电阻器R5被连接在NMOS晶体管M6的栅极和NMOS晶体管M7的栅极之间。电容器C1被连接在NMOS晶体管M7的栅极和地电位之间。NMOS晶体管M9被串联连接到NMOS晶体管M8，该串联电路被并联连接到恒流源13。电阻器R6被连接在NMOS晶体管M6的栅极和NMOS晶体管M8的栅极之间。电容器C2被连接在NMOS晶体管M8的栅极和地电位之间。NMOS晶体管M6的栅极和漏极彼此相互连接。
在这种结构中，一组电容器C1和电阻器R5以及一组电容器C2和电阻器R6每一个都构成了低通滤波器，由此用做相位补偿电路。由电阻器R5的电阻和电容器C1的电容所确定的频带以及由电阻器R6的电阻和电容器C2的电容所确定的频带中的每一个都被设置成其偏流调节电路4b的增益都具有其峰值的频率。对于在负反馈回路上产生的信号频带，这降低了增益，由此，减少了偏流调节电路4b的峰值增益。因此。可以防止偏流调节电路4b的操作变得不稳定。
在图5中，利用电阻器的电阻和电容器的电容设置其中偏流调节电路4b的增益具有其峰值的频带。或者，可以响应输出电流io而改变其中偏流调节电路4的增益具有其峰值的频带。在这种情况下，图6的电路可以被用于替换图5的电路。在图6中，与图5相同的元件由相同的附图标记，其描述予以省略。只描述与图5不同之处。
图6与图5的区别在于提供了NMOS晶体管M10到M12来代替电阻器R5和R6。
在图6中，偏流调节电路4b被用于响应输出电流io来调节第一误差放大电路3和第二误差放大电路6的偏流，并包括PMOS晶体管M5、NMOS晶体管M6到M12、以及电容器C1和C2。NMOS晶体管M6到M12以及电容器C1和C2构成了电流反射镜电路。NMOS晶体管N10到M12还构成了电流反射镜电路。
在这种结构中，NMOS晶体管M11和M12的漏极电流与NMOS晶体管M10的漏极电流成比例。NMOS晶体管M10的漏极电流与PMOS晶体管M5的漏极电流相同，因此，NMOS晶体管M11和M12的漏极电流与输出电流io成比例。换言之，NMOS晶体管M11和M12的阻抗反比于输出电流io。当NMOS晶体管M11和M12的阻抗变小时，执行相位补偿的频带增加，由此，在具有与图5所示情况相同优点的同时可以实现与图5所示情况相比的具有极宽范围的有效相位补偿。因此，可以使偏流调节电路4b的操作变得更加稳定。
在这种方式下，根据本发明第三实施例的恒压源电路带来与第二实施例相同的优点，并进一步稳定了偏流调节电路4b的操作，与这种稳定性一起，也使得第一误差放大电路3和第二误差放大电路6的工作更加稳定，由此，提供了对于所有频率状态稳定的输出电压。
在上述第一到第三实施例中，将分压电压VFB施加到NMOS晶体管M9的栅极。或者，可以独立提供用于分压输出电压的电位分压电路来产生将被施加到NMOS晶体管M9的栅极上的分压电压。在第一到第三实施例中，如果提供了NMOS晶体管M7和M8，则NMOS晶体管M9被连接到NMOS晶体管M8。这仅仅是非限制性的例子。NMOS晶体管M9也可以被连接到NMOS晶体管M7。或者，与NMOS晶体管M9对应的每个NMOS晶体管都可以被分别连接到NMOS晶体管M7和M8。
尽管已经结合实施例描述了本发明，但是，本发明并不局限与这些实施例，相反，在不背离由所附权利要求定义的本发明的范围的前提下可以做出各种变化和修改。
本发明基于2005.04.19.在日本特许厅申请的日本优先申请No.2005-121295，其全部内容被引入作为参考。
权利要求
1.一种用于将施加到输入端的输入电压转换为从输出端输出的预定恒压的恒压源电路，包括输出晶体管，用于响应所施加的控制信号从输入端向输出端提供输出电流；参考电压产生电路单元，用于产生预定的参考电压；输出电压检测电路单元，用于检测输出端的输出电压，以产生与检测的输出电压成比例的比例电压；误差放大电路单元，用于接收预定的偏流，以控制输出晶体管的操作，从而使比例电压等于参考电压；偏流调节电路单元，用于响应从输出晶体管输出的输出电流而向误差放大电路单元提供偏流；和过流保护电路单元，用于当输出电压处于额定电压时，响应输出电流超过预定的过流保护电流量，在将输出电压降低到地电位的基础上，控制输出晶体管来减少输出电压和输出电流，以便使输出电流变成预定的短路电流量，其中，所述误差放大电路单元被配置成其响应输出电压波动的响应速度随所接收的偏流而改变，以及偏流调节电路单元被配置成响应将输出电压降低到预定的电压而暂停向误差放大电路单元提供偏流。
2.如权利要求1所述的恒压源电路，其中，所述偏流调节电路单元被配置成向误差放大电路单元提供与从输出晶体管输出的输出电流成比例的偏流。
3.如权利要求1所述的恒压源电路，其中，所述误差放大电路单元包括运算放大器，用于放大比例电压和分压电压之间的差；第一晶体管，用于放大运算放大器的输出信号，以便将控制信号施加到输出晶体管的控制节点；和恒流源电路，用于将偏流分别提供给运算放大器和第一晶体管，其中，所述偏流调节电路单元被配置成向运算放大器和第一晶体管中的至少一个提供偏流，并响应将输出电压降低到预定电压而暂停向运算放大器和第一晶体管中的至少一个提供偏流。
4.如权利要求1所述的恒压源电路，其中，所述误差放大电路单元包括运算放大器，用于放大所述比例电压和参考电压之间的差，以施加控制信号给所述输出晶体管的控制节点；和恒流源电路，用于向运算放大器提供预定的偏流，其中，所述偏流调节电路单元被配置成向运算放大器提供偏流，并响应将输出电压降低到预定电压而暂停向运算放大器提供偏流。
5.如权利要求1所述的恒压源电路，其中，所述误差放大电路单元包括具有不同特性的第一和第二误差放大电路，用于控制输出晶体管以使所述比例电压等于参考电压，以及所述偏流调节电路单元被配置成响应将输出电压降低到预定电压而暂停向第一和第二误差放大电路单元中的至少一个提供偏流。
6.如权利要求5所述的恒压源电路，其中，所述第一误差放大电路具有大于第二误差放大电路的直流增益。
7.如权利要求5所述的恒压源电路，其中，所述第二误差放大电路具有大于第一误差放大电路的对输出电压的电压波动做出响应的响应速度。
8.如权利要求1所述的恒压源电路，其中，所述偏流调节电路单元包括相位补偿电路，对于在由输出晶体管、输出电压检测电路单元和误差放大电路单元形成的负反馈回路上产生的信号的频带、通过降低偏流调节电路单元的增益来执行相位补偿。
9.如权利要求8所述的恒压源电路，其中，所述相位补偿电路被配置成响应从输出晶体管输出的输出电流而改变它的频率特性。
10.如权利要求3所述的恒压源电路，其中，所述偏流调节电路单元包括电流检测晶体管，其控制节点被耦合到输出晶体管的控制节点，而其电流输入节点被与输出晶体管一起耦合到输入端，以输出与从输出晶体管输出的输出电流成比例的电流；电流反射镜电路，用于向运算放大器和第一晶体管中的所述至少一个提供与从电流检测晶体管输出的电流成比例的偏流；控制电路，用于使电流反射镜电路响应将输出端的输出电压降低到预定电压而暂停向运算放大器和第一晶体管中的至少一个提供偏流。
11.如权利要求10所述的恒压源电路，其中，所述电流反射镜电路包括输入侧晶体管，用于接收从电流检测晶体管输出的电流；至少一个输出侧晶体管，用于向所述运算放大器和第一晶体管中的至少一个提供与输入给输入侧晶体管的电流成比例的电流；和相位补偿电路，其包括在输入侧晶体管的控制节点和所述至少一个输出侧晶体管的控制节点之间连接的至少一个低通滤波器。
12.如权利要求4所述的恒压源电路，其中，所述偏流调节电路单元包括电流检测晶体管，其控制节点被耦合到输出晶体管的控制节点，而其电流输入节点被与输出晶体管一起耦合到输入端，以输出与从输出晶体管输出的输出电流成比例的电流；电流反射镜电路，用于向运算放大器提供与从电流检测晶体管输出的电流成比例的偏流；和控制电路，用于响应将输出端的输出电压下降到预定电压而使电流反射镜电路暂停向运算放大器提供偏流。
13.如权利要求12所述的恒压源电路，其中，所述电流反射镜电路包括输入侧晶体管，用于接收从电流检测晶体管输出的电流；输出侧晶体管，用于向运算放大器提供成比例输入给输入侧晶体管的电流成比例的电流；和相位补偿电路，其包括在输入侧晶体管的控制节点和输出侧晶体管的控制节点之间连接的低通滤波器。
14.如权利要求5所述的恒压源电路，其中，所述偏流调节电路单元包括电流检测晶体管，其控制节点被耦合到输出晶体管的控制节点，而其电流输入节点被与输出晶体管一起耦合到输入端，以输出成比例从输出晶体管输出的输出电流成比例的电流；电流反射镜电路，用于向第一误差放大电路和第二误差放大电路提供各个与从电流检测晶体管输出的电流成比例的偏流；和控制电路，用于响应将输出端的输出电压下降到预定电压而暂停向第二误差放大电路提供偏流。
15.如权利要求14所述的恒压源电路，其中，所述电流反射镜电路包括输入侧晶体管，用于接收从电流检测晶体管输出的电流；输出侧晶体管，用于向第一误差放大电路和第二误差放大电路提供各个与输入给输入侧晶体管的电流成比例的电流；和相位补偿电路，包括在输入侧晶体管的控制节点和各输出侧晶体管的控制节点之间连接的低通滤波器。
16.如权利要求11所述的恒压源电路，其中，所述相位补偿电路的低通滤波器具有响应从电流检测晶体管输出的电流而改变其阻抗的电阻器。
17.如权利要求16所述的恒压源电路，其中，所述电阻器是MOS晶体管，而相位补偿电路被配置成响应从电流检测晶体管输出的电流而改变MOS晶体管的栅极-源极电压。
18.如权利要求1所述的恒压源电路，其中，所述输出晶体管、参考电压产生电路单元、输出电压检测电路单元、误差放大电路单元、偏流调节电路单元和过流保护电路单元在单个IC芯片上实现。
19.一种控制恒压源电路的方法，该恒压源电路用于将施加到输入端的输入电压转换为从输出端输出的预定恒压，其中，该恒压源电路包括输出晶体管，用于响应所施加的控制信号从输入端向输出端提供输出电流，和输出电压控制单元，用于产生预定的参考电压和与在输出端出现的输出电压成比例的比例电压，以便在至少一个误差放大电路处放大参考电压和比例电压之间的差并将放大后的差施加到输出晶体管的控制节点，所述方法包括响应从输出晶体管输出的输出电流，向误差放大电路提供偏流；和响应将输出电压降低到预定电压而暂停向误差放大电路提供偏流。
20.如权利要求19所述的方法，其中，与从输出晶体管输出的电流成比例的偏流被提供给误差放大电路。
全文摘要
一种用于将施加到输入端的输入电压转换为在输出端输出的预定恒定电压的恒压源电路，包括输出晶体管，用于响应所施加的控制信号从输入端向输出端提供输出电流；误差放大电路单元，用于接收预定的偏流以控制输出晶体管的操作；和偏置调节电路单元，用于响应从输出晶体管输出的输出电流向误差放大电路单元提供偏流，其中，偏流调节电路单元被配置成响应输出电压下降到预定电压来暂停向误差放大电路单元提供偏流。
文档编号G05F1/10GK1969244SQ20068000031
公开日2007年5月23日 申请日期2006年4月17日 优先权日2005年4月19日
发明者永田敏久 申请人:株式会社理光