精度得以提高且面积消耗得以减小的低功率能隙基准电路的制作方法

专利名称：精度得以提高且面积消耗得以减小的低功率能隙基准电路的制作方法
技术领域：
本发明涉及电子线路，尤其涉及低功率电源的带隙基准(BGR)电路，可 用于使用在模拟模块中的小栅极面积、低电压器件来产生半导体器件中的高精 度基准电流和基准电压。
背景技术：
下列讨论和实例仅仅是作为背景给出的。
实质上，所有操控模拟、数字或者混合信号的系统，例如，模拟数字转换 器和数字模拟转换器，至少都依赖于一个基准电压作为该系统中的所有操作的 起始点。因此，每当电路上电复位时，不仅基准电压必须是可以重新产生的， 而且相对于在制造工艺、工作温度和电源电压中的变化基准电压是必须保持相 对不变的。
带隙基准(BGR)电路是一种可以产生相对稳定的基准电压的方式。正如 以下更为详细讨论的那样，BGR电路依赖于在半导体材料下的带隙能量随着温 度的可预知的变化。BGR电路通常可以分成为两类，本文分别称之为"电压附 加"型和"电流附加"型的BGR结构。
图1图示说明了一种电压附加型带隙基准电路100的典型方框图。BGR电 路100构成以两个电压的加权之和来产生基准电压(VREF) : Vi是正比于绝对 温度(PTAT)，而V2是互补于绝对温度(CTAT)。如图1所示，基准电压 可以表示为
<formula>formula see original document page 7</formula> (1)
式中，V!具有正的温度系数(TCposv) ， V2具有负的温度系数(TCNEGv)，
以及al和a2都是无量纲的系数，选择这些系数有利于使得基准电压在整个指
定温度范围中依赖于温度的变化最小化。
电压附加型BGR电路可以用于产生基准电压，并且呈现出在整个定义的 温度、工艺过程以及电源电压的范围内具有相对较小的变化。正如图2所示的 那样，例如，电路100可以在整个定义温度(T-x， T+x)范围内提供相对恒定 的基准电压(Vref)，如果选择系数al和a2使之存在着温度T()，例如
在丁=丁0时，
<formula>formula see original document page 8</formula> (2)
式中T是绝对温度(K)，并且T-x《《+x。换句话说，(T—x， T+x) 定义了电压附加型BGR电路100所能够工作的温度范围。
在一些情况下，负的温度系数电压(V2)可以通过在正向偏置的P — N结 二极管的两端形成电压来产生的。在其它一些情况下，V2可以由二极管连接 的双极型结型晶体管(BJT)来产生，使得基极一发射极之间的电压(VBE)压 降是一个呈现出带隙行为的电压。正如本文所使用的，术语"二极管"是指任 何呈现出二极管电压降的类似于二极管的元件(包括工作在低于阈值区域中的 二极管、BJT和CMOS晶体管)。
在一些情况下，正的温度系数电压(V。可以通过减去在两个P — N结二 极管或者两个双极型结型晶体管(BJT)所形成的电压来产生。例如，PTAT电 压可以下列方式来产生(1)在两个P—N结型二极管以不同电流密度工作的 正向电压之间的差值，或者(2)在两个双极型结型晶体管(BJT)以正常激励 工作模式进行偏置且两个独立的基极一发射极之间的结具有不同的电流密度 下的基极和一发射极之间电压(VBE)之间的差值。
在一个实例中，两个正向偏置的P — N结型二极管(或者两个BJT)可以 通过构成具有其面积之间比率为N的二极管来构成在不同的电流密度下工作。 两个二极管(Dl， D2)面积之间的比率(N)通常是通过将第一个二极管(Dl) 复制N倍次来形成具有N倍大的面积的第二个二极管(D2)。
电压附加型BGR电路100代表了一项在较低电压(例如，大约3至5V) 的给定电源电压的条件下获得大约1.25V基准电压的有效技术。然而，电路100
的功能趋向于在较低电源电压条件(例如，根据技术条件，电源电压大约为1.6V
或者低于1.6V)下进行工作(并且时常是难以工作的)。另外，电路100提供 仅仅一个基准电压输出(大约1.25V)，并因此当需要使用多个基准电压、不 同基准电压或者基准电流时就不能使用。
因此，电流附加型BGR电流有时用于替代电压附加型BGR电路，以便于 克服与其有关的一些缺点，例如，就其能力，电流附加型BGR电路时常优于 电压附加型BGR电路，包括(a)可以在低功率电源电压(例如，等于或者小 于1.6V)的条件下工作；(b)可以同时提供多个基准电压输出(包括不是1.25V 的其它电压)；以及(c)可以同时产生基准电压和基准电流输出。
图3图示说明了一种通过产生基准电流并随后使之流过电阻器来产生稳定 基准电压(Vref)的方法。例如，电流附加型BGR电路300可用于产生基准电 流(I0UT)作为两个电流的加权之和具有正的温度系数(TCP0SI)的I！和具 有负的温度系数(TCNEGI)的12。基准电流(I0UT)可以表示为
+p2"2 (3) 式中It是PTAT电流，12是CTAT电流，以及^和P2是无量纲的系数数 值，选择这些系数有利于使得在指定温度范围内的基准电流依赖于温度的变化 最小化。
正如图3所示，基准电压(VREF)可以通过电路300所产生的基准电流流 过数值为R的电阻器来产生，使得
VKEF R承Ioin, (4)
正如在上述电路所表述的那样，只要在IouT中依赖于温度的变化最小化， 就可以证明基准电压Vref在整个指定的温度范国(T-x， T+x)内都具有相当 小的变化(例如，小的AVref，如图2所示)。例如，电阻器R的温度系数是
一个因素，在定义vref随温度变化的过程中起着十分重要的作用。以下将更为 详细地讨论一些其它因素。在一些情况下，V^f随温度的小的变化是通过适当 选择在公式(3)中的系数(3,和I32来获得的，使得基准电压(Vref)的微分为
在T:To时，
d(VKEf)/dT = 0 (5)
式中T是绝对温度(K)，并且T-x<To<T+x。如上所述，(T-x， T+x) 定义了电流附加型BGR电路330所期望工作的温度范围。
不幸的是，电流附加型BGR电路因为它们对工艺所引入的电路元件之间 的失配过于敏感而名声不佳，除非这些电路被规定为理想的(即，匹配的)。 例如，在半导体器件的制造过程中会出现工艺所引入的失配，使得其它理想的 器件(例如，两个具有相同栅极面积、掺杂浓度等的PMOS晶体管)会出现完 全不同的阈值电压和漏极电流。工艺引入的失配会通过基准电压输出和/或VREF 的温度系数的漂移而不利地影响着带隙工作。
为了能够补偿工艺引入失配，有些电路设计者已经在带隙电路的模拟模块 中选择使用大的、高的电压器件(这类器件具有厚的栅极氧化物和大的栅极面 积)来减小栅极漏电流。尽管高电压器件中的厚的氧化物(例如，tox-60A) 允许实际为零的栅极漏电流，但是高电压器件的使用形成相对较大的版图面 积，从而显著地增加了设计的难度并且严格地限制了匹配晶体管的过驱动(尤 其是在与大约2.0V和低于2.0V的电源电压指标相关时)。高电压器件的专门 使用也会对低电源电压(例如，等于或者小于1.6V )呈现出接近不稳定的状 态。
为了满足低电源的指标，其他一些电路设计者已经选择将大的、低电压器
件与虚拟结构组合，以此来弥补工艺引入的失配。然而，低电压器件中的薄的
氧化物(例如，tox-16A)和大的栅极面积(例如，大约100至500pm2)趋向
于显著增加栅极漏电流问题。在一些情况下，归因于低电压器件的栅极漏电流 的大小与漏极工作点的电流相比拟一一这是使用虚拟结构所不能够控制或补
偿的电平。除了难以控制的栅极漏电流之外，大的、低电压器件和虚拟结构的 使用也导致相对较大的布局面积。
因此，就需要具备高精度、低功率工作的电流附加型BGR结构。在较佳 实施例中，通过避免在BGR电路的模拟模块中使用大的栅极面积器件就能够 满足高精度和大功率的指标。

发明内容
下列有关带隙基准电路和方法的各种实施例的描述在任何方面都不构成 对所附权利要求主体内容的限制。
根据一个实施例，本文提供了一种带隙基准(BGR)电路，它适用于在工 艺、电压和温度数值的指定范围内产生稳定的基准电压。在一个实例中，BGR 电路包括多个二极管，且将这些二极管相互耦合用于产生正比于绝对温度 (PTAT)电流和补偿绝对温度(CTAT)电流。BGR电路还包括运算放大器， 且将其耦合成用于接受PTAT和CTAT电流所产生的一对电压以及构成由其产 生差分信号，以及三分支的电流镜电路，且将其耦合成接受差分信号和构成由 其产生三个完全相同的电流。在一些情况下，BGR电路还包括至少一个电阻器， 且将其与三分支电流镜电路的输出相耦合，用于接受完全相同电流中的一个电 流并在其两端形成稳定的基准电压。在一些情况下，BGR电路可以采用具有"电 流附加型"结构的方式来讨论。
根据较佳实施例，本文所讨论的BGR电路可以构成用于减小在BGR电路 中由于工艺引入的晶体管失配所产生的任何电压失调和电流失调。例如，本文 所讨论的运算放大器和电流镜电路基本上可以采用小的、低电压器件来实现， 从而能够减小布局面积和低功率工作。包括这类器件的电路时常会受到器件特 性变化的影响，这种器件特性的变化往往是由于工艺、电压和/或温度的变化导 致晶体管失配所引起的。在一些情况下，这类变化会在带隙电路的运算放大器 和电流镜部分中形成大的电压和电流失调，从而会降低它们的精度。
为了改进精度，运算放大器("opamp")可以包括一对斩波稳定输入电 路，用于减小归因于在运算放大器中所使用的小的、低电压器件的电压失调。 另外，三分支的电流镜电路可以包括多个动态控制的开关，用于减小归因于在 电流镜中所使用的小的、低电压器件的电流失调。在一个实施例中，多个动态 控制开关可以包括三组三个并行耦合的开关，并将各组开关耦合成接受三组完 全相同电流中的不同的一个电流。
此外，在BGR电路中可以包括数字控制模块，用于控制运算放大器和电 流镜部分。例如，数字控制模块可以构成通过动态匹配电流镜电路的输出来减
小电流失调。在一些情况下，数字控制模块还可以构成通过调制运算放大器的 输出来减小电压失调。正如以下更为详细的讨论那样，数字控制模块可以耦合 成接受来自内部时钟源的第一时钟信号并响应该信号产生多个控制信号。
在一些情况下，可以将第一子集的控制信号提供给运算放大器，用于通过 采用第二时钟信号调制差分信号(例如，运算放大器的输出)来减小失配所引 入的电压失调，其中第二时钟信号的占空比大约是第一时钟信号的50%。换句 话说，数字控制模块产生第一子集控制信号，通过将第一时钟对半来分形成第 二时钟信号的两个相等长度的相位。随后将第一子集控制信号提供给一对斩波 稳定输入电路，用于减小在运算放大器中可能(或者不可能)产生的任何失配 所引入的电压失调。例如，第一子集控制信号可以用于在第一时钟相位中产生 正的电压失调和在下一个时钟相位中产生负的电压失调，其中，"时钟相位" 在本文中被定义为半个时钟周期。采用这种方式，通过平均在第二时钟信号的 持续相位中所产生的相等正的和负的电压失调，就能够减小和/或消除在运算放 大器中所产生的任何电压失调。
在一些情况下，数字控制模块可以使用第一子集控制信号中的一个控制信 号，来产生第二子集控制信号，对应于第三时钟信号中的六个单独的相位。换 句话说，数字控制模块可以产生第二子集控制信号，通过将第二时钟信号中的 一个相位分成为六个相位，从而产生第三时钟信号的六个相等长度的相位。随 后，将第二子集控制信号提供给电流镜电路，用于减小在电流镜电路中可能(或 者不可能)产生的任何失配引入的电流失调。例如，第二子集控制信号可用于 控制多个开关，使得在六个时钟相位中的各个相位中仅仅只激励在各组开关中 的一个开关。采用这种方式，通过控制开关的激励来平均在第三时钟信号六个 持续相位中的三个完全相同的电流，就能够减小和/或消除在电流镜电路中所产 生的任何电流失调。
根据另一实施例，本文提供了一种方法，该方法可用于减小在包括三分支 电流镜电路和运算放大器的电流附加型带隙基准(BGR)电路中的失配所引入
的电压和电流失调，正如以上所讨论的那样。例如，该方法包括采用50%占空
比的时钟信号来调制运算放大器的输出，从而减小归因于运算放大器的电压失
调。在一些情况下，该方法还包括i)将运算放大器的调制输出提供给三分支
电流镜电路，用于响应调制信号产生三个完全相同的电流；和ii)产生多个数 字控制信号，各个不同相位的时钟信号。在本发明较佳的方面，多个数字控制 信号可以用于通过平均在时钟信号所有相位中的三个完全相同电流来减小在 电流镜电路中可能(或者不可能)产生的任何电流失调。


在阅读下列详细的描述以及参考附图的基础上，本发明的其它目的和优点 将变得更为显而易见，附图包括
图1是电压附加型带隙电路的方框图2是说明图1所示电压附加型带隙电路的温度与基准电压(VREF)和它 的电压分量之间关系的图形；
图3是采用电流电压转换电路之后的电流附加型带隙电路的方框图； 图4是说明根据本发明的电流附加型带隙电路的一个实施例的方框图5是说明图4所示带隙电路中所包括的数字控制模块的一个实施例的方 框图6是说明图4所示带隙电路中所包括的双极型阵列、电阻器块和运算放 大器的一个实施例的方框图7是说明图4所示带隙电路中所包括的运算放大器的一个实施例的电路
图8是说明图4所示带隙电路中所包括的三分支电流镜电路的一个实施例 的电路图9是说明可以应用于图8所示电流镜电路中所包括多个开关的典型开关 解决方案的图表；和，
图10是图4至9所示带隙电路(即，新的设计)和没有使用动态电流匹 配或者输入斩波器稳定的简单电流附加型结构(即，老的设计)的典型仿真结 果的比较图表。
当本发明接受各种改进和替代方式时，其特定实施例可以籍助于附图中的 实例来显示并且本文将作更为详细的讨论。因此，应该理解的是，附图和详细 描述并不将本发明限制于所描述的特殊方式中，而恰恰相反，旨在覆盖在所附 权利要求书所定义的本发明的精神和范围之内的所有改进、等效和替代。
具体实施例方式
带隙基准(BGR)电路常用于产生基准电压，该基准电压可以在温度、各 种工艺和提供电源的定义范围之内呈现出相对很小的变化。两类不同的BGR 电路包括电压附加结构和电流附加结构。尽管电压附加型BGR电路经常被成 功地应用在提供较小电压(例如，大约3至5V)时产生一个单一的基准电压输 出(例如，大约1.25V)，然而，它们常常不适用于低功率工作(例如，电源 电压大约等于和小于1.6V)以及一些较佳和/或需要不同电压输出(例如，不 是1.25V)、多路电压输出或者电压和电流输出组合的应用。
正是由于这一原因，电流附加型BGR电路有时可用于克服电压附加型电 路的缺点。然而，为了补偿工艺引入的失配，大多数电流附加型BGR电路在 BGR电路的模拟模块中使用了大的、高的电压器件或者大的、低的电压器件和 虚拟结构的组合。尽管这些解决方案试图将失配最小化，但是它们一般都不能 适用于低的功率工作(例如，在使用高电压器件时)，或者也不能精确的控制 栅极漏电流(例如，在使用低电压器件和虚拟结构时)。
因此，较好的解决方案是在BGR电路的模拟模块中使用具有薄的栅极氧 化物(例如，tox-10至20A)和小的栅极面积(例如，大约l至5pm2)的小 的、低电压器件。尽管这种解决方案所呈现出的栅极漏电流可以忽略不计(例 如，与漏极工作点电流相比，小于1%)，但是仍会出现一个问题，小面积的 器件趋向于在两个电压和电流失调中形成严重的失配所引入的变化一一这是 最终降低BGR电路精度的条件。本文所讨论的发明概念针对这一问题，并克 服上述常规解决方案中的缺点。
图4一10图示说明了典型电流附加型BGR的结构以及适用于在BGR电路 的模拟模块中使用小的、低电压器件来提供高精度、低功率带隙工作的方法。 正如以下所详细讨论的那样，本发明将斩波输入稳定和动态电流匹配技术相组 合来补偿带隙电路的运算放大器部分中的输入电压失调和电流镜部分中的电 流失调。当一起使用时，斩波输入稳定和动态电流匹配技术提供了精度的显著 改善(例如，比"老的设计"可改善大约35%)，同时在模拟模块中使用小的、
低电压器件可减小布局面积(例如，比"老的设计"可改善大约500%)并且
能够低电源工作(例如，可以从大约3.6V，使用目前技术下降至大约1.4V，或 者使用稍微不同的技术下降至大约1.0V)。
图4图示说明了根据本发明的改进电流附加型BGR电路400的一个实施 例。更具体地说，图4提供了用于说明可以组合形成电流附加型BGR电路400 的各种模拟和数字模块的方框示意图。在所示的实施例中，BGR电路的数字部 分包括上电复位(POR)模块410、自激振荡器420 (可选)和数字控制模块 430。 POR电路410的目的是复位数字控制模块并确保振荡器在上电时振荡。 POR电路通过向振荡器420和数字控制模块430提供上电复位信号(例如，有 效低"porb"信号)且一旦电源电压(VCC)达到预定的电平(例如，最小的 工作电压电平)就执行这些功能的。因此，本领域所众所周知的任何POR电路 都可以用于产生上电复位信号。
在一些情况下，在不包括内部时钟的各种电路和系统中都可以包括振荡器 420。如果包括了，则振荡器420可以用于根据系统的上电(例如，根据接受 到来自POR电路410的"porb"信号)来产生内部时钟信号("clk")。更 为具体地说，振荡器420可以构成以一些目标频率来产生内部时钟信号。可以 接受的目标频率可以是大约10MHz;然而，应该注意的是，也可以根据应用产 生其它目标频率。例如，可以在工艺、电压和温度(PVT)各个方面所指定的 范围内产生具有大约7MHz至13MHz之间范围内的目标频率的内部时钟信号。 在一些情况下，振荡器420仅消耗小于50pA的工作电流。
数字控制模块430与振荡器420相耦合，用于接受内部时钟信号("clk") 和响应该信号产生多个控制信号。根据一个实施例，数字控制模块430可以包 括"除2" (x2)计数器510、"除6" (x6)计数器530以及一些组合电路 520和540，用于产生多个控制信号，如图5所示。例如，x2计数器510可以 耦合成用于接受来自振荡器420 (或者来自其它内部时钟)的内部时钟信号 ("clk")。响应时钟信号，x2计数器510和组合逻辑520可以用于产生第 一子集的控制信号(例如，"clkjn" ， "clkb—in")，这些信号提供给运算 放大器440以便于减小归因于运算放大器的失配引入的电压失调。在一些情况 下，至少一个控制信号(例如，"elk—in" ， "clkb—in")，这些信号提供给
运算放大器440以便于减小归因于运算放大器的失配引入的电压失调。在一些 情况下，至少一个控制信号(例如，"clkjn" ， "clkb—in")提供给运算放 大器440，以便于减小归因于运算放大器的失配引入的电压失调。在一些情况 下，至少一个控制信号(例如，"elk—in")可以提供给x6计数器530和组合 逻辑540，用于产生第二子集的控制信号(例如，a<l:3>、 b<l:3>、 c<l:3>)。 正如以下将更为详细的讨论那样，第二子集控制信号可以提供给电流镜电路 450，用于减小归因于电流镜电路的失配引入的电流失调。
根据一个实施例，POR电路410、振荡器420和数字控制模块430可以各 自采用高电压(HV)器件来实现。正如本文所使用的，"高电压器件"可以在 其任何两端承受"高电压"而不被损坏的任何器件(例如，晶体管或其它电路 元件)来讨论。"高电压器件"一般是以较厚的栅极氧化物和较长的沟道长度 来形成的。在一个实施例中，"高电压器件"可以具有大约50A至大约500A或 者更厚的栅极氧化物厚度(t。J来讨论。因此，应该注意的是，术语"高电压" 是相对的且与技术无关。在一些情况下，模块410、 420和430可以采用HV器 件来实现，从而避免电源反馈的问题。例如，电源反馈问题可以通过确保所有 逻辑控制信号都是采用在O和VCC之间信号摆幅的HVCMOS (即，所有的逻 辑都不是由VCC直接提供的)。尽管模块410、402和403能够采用低电压(LV) 器件来实现，然而，在其它情况下，低电压器件的使用将会增加模块的复杂性 以及模块所占用的面积和消耗的电流大小。因此，在本发明的较佳实施例中， POR电路410、振荡器420和数字控制模块430可以采用HV器件来实现。
如图4所示，BGR电路的模拟部分可以包括运算放大器440、电流镜电路 450、双极型阵列460、电阻器块470、低通滤波器480和启动电路490。以下 将参考图5至9来讨论稳定基准电压的产生以及运算放大器440、电流镜电路 450、双极型阵列460和电阻器块470的特殊实现。
启动电路4卯的目的是确保BGR电路400处于正确的工作状态。换句话 说，BGR电路400具有两个稳定的工作点下电(B卩，OV)和上电(B卩，VCC)。 为了确保BGR 400处于正确的工作状态，启动电路490检测BGR 400目前是 否处于错误的状态中工作。如果检测到错误的工作状态，则启动电路490就将 "启动"信号提供给运算放大器440，从而迫使BGR400进入到所希望的"上
电"稳定工作点。因此，本领域所众所周知的任何启动电路都可以用于产生"启
动"信号且将其提供给运算放大器440。
一旦BGR电路400产生了基准电压之后，就可以使用低通滤波器480来 消除在带隙输出信号("vbg—out")中所存在着的任何高频失配引入的噪声分 量。根据一个实施例，低通滤波器480可以采用具有最小截止频率为大约43KHz 和在指定时钟频率下的最小衰减为大约20dB的无源4单元RC梯形滤波器来 实现。虽然这类滤波器可以用于成功地衰减大约833KHz的失配引入的噪声分 量，但也可以根据需要(例如，当内部时钟信号的频率不同于10MHz时或者 当需要更大或者更小的衰减量时)采用其它低通滤波器的设计/特性来实现。
与以上讨论的数字模块所不同的是，模拟模块440、 450、 460、 470、 480 和490主要是采用小的、低电压(LV)器件来实现的，以便于减小布局的面积 和确保低功率带隙的工作。正如本文所使用的那样，"低电压器件"可以任何 根据技术条件具有大约10A至20A的栅极氧化物厚度(t。x)的器件(例如，晶 体管或者其它电路元件)来讨论。另外，"小的"低电压器件可以具有小于一 些技术条件所允许的最小尺寸5倍的栅极面积(即，长度和宽度)的晶体管(或 者其它电路元件)来讨论。在一个实例中，"小的"低电压器件可以具有大约 1 pm2至5 pm2的栅极面积。
然而，在将小的、低电压器件应用于BGR电路400中的模拟模块时，会 出现一些问题。特别是，小的、低电压器件趋向于在BGR电路的运算放大器 和电流镜部分中产生相对较大的电压和电流失调(例如，当工艺、电压和/或温 度中的变化引起晶体管的失配时所引入的)。因此，以下提供各种不同的解决 方案，用于减小这类失调和改善以上所讨论的低功率带隙电路的精度。
正如以上所讨论的那样，数字控制模块430可以构成用于响应提供给其的 内部时钟信号来产生第一子集控制信号("elk—in"和/或"elkb—in")。在一 些情况下，控制信号可以提供给运算放大器440，用于通过采用减小占空比的 时钟信号来调制提供给第一级运算放大器的输入信号和解调第一级运算放大 器的输出，以此减小失配引入的电压失调。例如，"clk一in"和"elkb—in"控 制信号可以分别各自提供给运算放大器440，其控制信号的占空比大约是提供 给数字控制模块430的内部时钟信号的大约50%(即，10MHz的50%=5MHz)。
如果在运算放大器的输出中出现任何电压失调，则"elk—in"和"elkb—in"控 制信号(与图7所示的斩波稳定输入电路一起)确保在内部时钟信号("elk") 的各个时钟周期中的半个周期内产生正的电压失调以及在各个时钟周期中的 另半个周期内产生相等的负的电压失调。正如以下将更为详细的讨论那样，第 一子集控制信号可以用于通过平均在内部时钟信号的各个完整时钟周期内所 产生的正的和负的失调分量来减小归因于运算放大器的电压失调。
参考图4至7讨论适用于减小失配引入的电压失调的典型系统和方法。如 图4和6所示，垂直PNP双极型阵列460可以用于形成适用于带隙电路的PTAT 和CTAT电流。例如，CTAT电流可以通过在双极型结型晶体管(BJT)以正 常有源模式进行偏置时在电阻器两端所形成的双极型结型晶体管(BJT)的基 极一发射极电压(VBE)来产生。正如本文所使用的那样，适用于BJT的"工 作的正常有源模式"是指BJT的基极—发射极的结采用正向偏置而BJT的基极 一集电极的结采用反向偏置时的情况。在图6中，CTAT电流是通过在阻抗模 块Z1、 Z2和Z3两端形成晶体管Al的基极一发射极电压(Vbel)来产生的。
换句话说，CTAT电流lCTAT可以下式来表示
W = Vbe,攀l+Z2+Z3) (6)
采用类似的方式，可以通过在另一阻抗模块Z6和Z7两端形成电压来产生 PTAT电流。例如，在阻抗模块Z6和Z7两端的电压可以釆用工作正常有源模 式偏置的两个双极型结型晶体管(BJT)的基极一发射极电压之间的差值来产 生，其中这两个晶体管可以具有两个各自具有不同电流密度的基极一发射极 结。在图6中，在阻抗模块Z6和Z7两端所形成的电压表示在晶体管D1和D2
的基极一发射极电压之间的差值。在这类实施例中，PTAT电流IpATA可以表示
为
l隱=(Vbei"Vbe2)/(Z6+Z7) (7)
在一些情况下，晶体管Dl的电流密度可以比晶体管D2的电流密度大N
倍。这是通过将第一个晶体管(Dl)复制倍数(例如，N=48)来产生具有N 倍数大的面积的第二个晶体管(D2)。因此，PTAT电流也可以表示为-
正如图4和6所示的那样，PTAT和CTAT电流可以使用电阻器块470来 调制，从而提供公式(3)中的Pi和P2系数。例如，如图6所示，电阻器块470 可以包括第一组多个电阻器(例如，阻抗模块Zl、 Z2和Z3)，用于产生与 CATA电流有关的电压(Vin-);以及第二组多个电阻器(例如，阻抗模块Z6 和Z7)，用于产生与PATA电流有关的电压(Vin+)。第三组多个电阻器(例 如，阻抗模块Z4和Z5)也可以包括在电阻器块470中，用于产生基准电压 (VREF，)。例如，基准电流lRCT可以通过CTAT和PATA电流的组合来产生， 使得
Iref = pi承Vl3e,/(Zl+Z2十Z3) + p2(kT/qXln(N))*(l/(Z6+Z7))(9)
之后，基准电压(VREF，)可以通过基准电流流过阻抗模块Z4和Z5来产生， 使得
Vref= (Z4+Z3)承I匿，(j 0)
如图4所示，基准电压可以在流过电流镜450和低通滤波器480之后从带 隙电路400输出。
在一个实施例中，阻抗模块Zl至Z7可以构成当R=816.3265Q时使得 Z1 = 12R、 Z2 = 48R、 Z3=112R、 Z4 = 80R、 Z5 = 7R、 Z6 = 6R、 Z7 = 36R。但
是，应该注意的是，在本发明的其它实施例中，使用阻抗模块的其它电阻数字 和/或者其它分组方式也都是合适的。
接着，由电阻器块470所产生的Vin-和Vin+电压可以提供给运算放大器 440的正的和负的输入端，其中运算放大器可以放大和与另一信号相比较，用
于产生差分信号(op—out)。在一些情况下，放大的差分信号(也称之为运算 放大器的输出)的精度会受到提供给运算放大器的输入电压中的失调的不利影 响。尤其是，在工艺、电压和/或温度中的变化会在运算放大器电路的匹配晶体 管中产生失配引入的电压失调。这些失调与面积成反比，并因此当使用小的、
低电压器件(例如，在带隙电路400的模拟模块中所使用的这些器件)趋向于 增加。为了补偿这类失调，本发明可以在运算放大器440的输入端包括一对斩 波稳定电路710和720，如图7所示。
图7图示说明了包括一对斩波稳定输入电路710和720的运算放大器440 的一个实施例。在一些情况下，运算放大器440可以称之为具有滞后(或并联) 补偿的两级OTA。换句话说，运算放大器440利用补偿技术来确保运算放大 器的稳定(即，"无振荡")的工作。在图7所示的实施例中，补偿是由电阻 器R3和晶体管N12所形成的电容器来提供的。然而，应该注意的是，本文所 讨论的斩波稳定技术可以应用于几乎所有需要的任何其它运算放大器的设计。 在图7所示的实施例中，斩波稳定输入电路710和720各自包括一对互补的 CMOS开关(P1/N1、 P2/N2和P3/N3、 P4/N4)，用于接受由电阻器块470所 产生的正的和负的输入电压(Vin-和Vin+)。正如以上所注意到的那样，输入 电压可以采用一对50%占空比的时钟信号("clkjn"和"clkbjn")进行斩 波，从而产生在内部时钟信号("clk")的各个时钟周期中的半个周期(即， 第一个时钟相位)内具有正的电压失调以及在各个时钟周期中的另半个周期 (即，第二个时钟相位)内具有负的电压失调的输出电压(op—out)。
例如，在内部时钟信号的第一个相位(S卩，当"clk一in"信号为高和"dkb—in" 信号为低时)内，可以将Vin+提供给晶体管P5的栅极端，而Vin-提供给晶体 管P6的栅极端。在第二个相位内，可以将相反的输入电压提供给匹配晶体管 的栅极端。例如，当当"elk—in"信号为低和"clkb一in"信号为高时，可以将 Vin-提供给晶体管P5，而Vin+提供给晶体管P6。通过(利用控制信号"elk—in" 和"clkb—in")采用交替的方式将正的和负的输入电压提供给晶体管P5/P6的 栅极端，斩波稳定输入电路710和720就能够确保流过运算放大器(P5/N9和 P6/N10)各个引脚的电流在内部时钟信号的各个完整周期内都是交换的。如果 晶体管P5/P6或者晶体管N9/N10不是较佳匹配的话，则斩波稳定技术能够保
证将在内部时钟信号的各个时钟周期的半个周期内产生正的电压失调而在各 个时钟周期的另半个周期内产生相等的负的电压失调。换句话说，斩波稳定技 术通过平均在内部时钟信号的各个完整时钟周期内所产生的正的和负的电压 失调来减小和/或消除归因于运算放大器的失配引入的电压失调。
如图7所示的其余晶体管(N5、 N6、 N7、 N8、 Nll、 N12、 N13)可以采 用下列方式工作晶体管N6、 N7、 N8采用同步的方式将输出切换成输入，从 而保护信号的相位；晶体管Nll和N12分别作为滤波器和补偿电容器来使用； 以及晶体管N13是运算放大器的输出级。
在一些实施例中，斩波稳定输入电路710和720可以采用高电压CMOS互 补开关(P1/N1、 P2/N2和P3/N3、 P4/N4)来实现，从而减小栅极漏电流、提 高精度和避免晶体管击穿(当将高电压时钟信号施加于低电压晶体管时会导致 这种现象)。在一些实施例中，运算放大器440可以采用在放大器的第一级使 用低电压器件(P5、 P6、 N9和N10)和在放大器的第二级使用高电压器件(N5 —N8、 Nil和N12)的方法来实现。连同在输出级所使用的低电压器件(N13)， 晶体管P5、 P6、 N9和N10确保仅仅只在运算放大器的信号路径上使用低电压 器件。这就使得运算放大器440能够在低功率电源条件下工作。采用这种方式， 运算放大器电路440可以在大约3至lOMHz (取决于PVT工艺的方方面面) 的工作带宽上提供大约40至50dB的增益。在一些情况下，小的髙电压开关(N5 至N8)的使用可以与斩波稳定技术相结合，从而提供超过32dB的电源抑制比 (PSR)。
除了电压失调之外，数字控制模块430可以构成产生第二子集的控制信号 (a<l:3>、 b<l:3>、 c<l:3>)，并将其提供电流镜电路450，用于减小归因于电 流镜电路450的失配引入的电流失调。例如，正如以上所注意的那样，第一子 集控制信号中的一个信号(例如，"clkjn")可以提供给数字控制模块的x6 计数器和组合逻辑540，用于产生对应于"elk—in"信号的六个独立相位的第二 子集控制信号(a<l:3>、 b<l:3>、 c<l:3>)。正如以下更为详细的讨论那样， 第二子集的控制信号可以通过在时钟信号a<l:3>、 b<l:3>、 0<1:3>的各个相位 内动态匹配电流镜的输出来减小失配引入的电流失调。
以下将参考图8和图9来讨论适用于减小失配引入的电流失调的典型电路
和方法。如图8所示，多个级联器件(P7至P14)可以组合形成三分支电流镜 电路450。正如本文所使用的那样，术语"级联器件"可以用于讨论两个或者 多个采用源极一漏极路径串联耦合的晶体管。更具体地说，"级联器件"可以 "共同源极"连接器件和"共同栅极"连接器件的组合方式来讨论。在一些情 况下，级联器件的使用有助于减小在电流镜电路中的失配引入的电流失调，尤 其是当级联器件是采用小的、低电压器件来实现以便于减小布局面积和使之低 功率带隙工作时。
在图8所示的实施例中，小的、低电压PMOS器件P7至P14用于形成电 流镜电路450的级联器件。更为具体地说，四对PMOS器件(P7/P8、 P9/P10、 P11/P12和P13/P14)串联耦合在运算放大器440的电源结点(VCC)和输出 (op_out)之间。晶体管P8、 PIO、 P12和P14的栅极端相互耦合，用于接受 运算放大器440的输出(op—out)。晶体管P7、 P9、 P11和P13的栅极端相互 耦合在晶体管P8的漏极端和电阻器R4之间，用于将通过栅极("pgate")信 号提供给启动电路490。通过栅极信号是电阻器R4两端所产生的电压的测量。
在工作过程中，通过输入晶体管P7/P8和电阻器R4所产生的基准电流 (Iref)通过将晶体管P7/P9和P8/P10的栅极端耦合在一起而镜像到晶体管 P9/P10、 P11/P12和P13/P14。换句话说，当晶体管P7至P14完美匹配时，通 过晶体管P9/P10、 P11/P12和P13/P14所产生的镜像电流(IA、 Ib和Ic)应该是 与通过输入晶体管P7/P8和电阻器R4所产生的基准电流(Iref)相同的。在理 想的状态中，可以将两个镜像电流(例如，Ic和Ib)提供给运算放大器，用于 产生差分信号；而第三镜像电流提供给电阻器块470，用于产生基准电压(Vref)。
然而，在级联器件之间的失配通过产生一个或者多个不同于基准电流(Iref) 的镜像电流(例如，IA、 Ib和Ic)而在电流镜电路中形成电流失调。正是这一 原因，在本发明的较佳实施例中包括了多个动态控制的开关(SW1至SW9)， 用于提高带隙电路的精度。正如以下更为详细的讨论那样，带隙精度可以通过 动态匹配电流镜输出以此补偿在电流镜电路中可能或者不可能产生的任何电 流失调来改善。
如图8所示，电流镜电路450可以包括三个输出结点(out一a、 out—b和 out—c)，用于将镜像电流提供给下游的后续电路元件(例如，运算放大器440
和电阻器块470)。为了能够补偿失配引入的电流失调，多个开关(SW1至SW9) 以三个成一组的方式耦合在电流镜的各个分支电路和三个输出结点之间。在图 8所示的实施例中，在各组开关中包括了三个并行耦合的开关，并且各组开关 相互耦合成接受镜像电流中不同的一个镜像电流(例如，开关SW1、 SW2和 SW3耦合成接受镜像电流IA，开关SW4、 SW5和SW6耦合成接受镜像电流IB， 等等)。
多个开关(SW1至SW9)可以采用数字控制模块430所产生的第二子集控 制信号(例如，a<l:3>、 b<l:3>、 c<l:3>)来控制。例如，正如以上所注意的 那样，x6计数器530和组合逻辑540通过将减小占空比的时钟信号(例如， "dk一in"信号)分成6个单独的时钟相位来产生第二子集控制信号。根据一 个实施例，大约5MHz的"clkjn"信号可以分成6个单独的时钟相位，用于 调制大约833KHz的最低电流失配引入的噪声分量。然而，应该注意的是，调 制频率是有些随意的并且取决于技术、噪声抑制需求，等等。
第二子集的控制信号可以随后用于控制多个开关，使得在各组开关中仅仅 一个开关被激励，用于在各个单独时钟相位内导通电流。例如，如图9所示， 控制信号a<l>、 b<2>、 0<3>可以提供给三组开关，用于在6个相位时钟信号 的相位1中激励开关SW1、SW5和SW9。在相位2中，可以提供控制信号a<l>、 b<3>、 c<2>，用于激励SW1、 SW6和SW8。在相位3中，可以提供控制信号 a<2>、 b<3>、 c<l>，用于激励SW2、 SW6和SW7。在相位4中，可以提供控 制信号&<3>、 b<2>、 c<l>，用于激励SW3、 SW5和SW7。在相位5中，可以 提供控制信号a<3>、 b<l>、 c<2>，用于激励SW3、 SW4和SW8。在相位6中， 可以提供控制信号a<2>、 b<l>、 c<3>，用于激励SW2、 SW4和SW9。
在本发明的一些实施例中，可以使用图9所示的控制时序通过在任何后续 时钟相位内对目前所激励的开关进行去激励以及对三组开关中的仅仅两组开 关中的不同开关进行去激励，以此来减小开关噪声。然而，图9所示的开关解 决方案仅仅只是一个较佳的开关解决方案中的一个实例。在本发明的其它实施 例中，也可以使用其它解决方案。
与所使用的特殊开关解决方案无关，第二子集的控制信号可以用于通过平 均镜像电流来抵消在低电压级联器件之间所存在着的任何失配引入的电流失
调从而减小归因于电流镜电路的失配引入的电流失调。在一个实施例中，输出
结点out_a、 out—b和out_c可以各自构成接受在6个相位时钟信号持续过程中 的相同大小的镜像电流(IA、 Ib和Ic)。例如，输出结点out—a、 out—b和out—c 可以各自在6个相位时钟信号持续过程中等于(IA+IB + IC) /3。换句话说，本 文所讨论的动态匹配技术可以通过既是级联器件不能较佳地匹配也能够提供 完全相同的输出电流 来减小归因于电流镜电路的失配引入的电流失调。
在一些实施例中，多个开关(SW1至SW9)可以采用高电压PMOS器件 来实现，从而避免电源反馈问题和提高带隙电路的精度。当与在电流镜部分中 所使用的小的、低电压级联器件组合时，多个开关可以形成高精度、单一比率 的三级电流镜电路450，该三级电流镜电路对工艺、电压和温度的变化敏感性 非常之小。
在一些实施例中，参考图8和图9所讨论的动态电流匹配技术可以在没有 图5至图7所讨论的斩波稳定技术的条件下使用，并通过减小和/或消除归因于 电流镜电路的失配引入的电流失调来提高带隙的精度。然而，在本发明的较佳 实施例中可以组合动态电流匹配合斩波稳定技术，以便于在带隙电路的模拟模 块中主要使用小的、低电压(即，泄漏)晶体管来减小布局面积和功率消耗时 可以提供最大的带隙精度(例如，通过减小电压和电流的失调)。
图10是比较适用于图4至图9所示的带隙电路(即，"新的设计")和 简单电流附加型结构(即，"老的设计")的典型模拟仿真结果的表格，在简 单的电流附加型结构(即，"老的设计")中使用了相当大面积的HV器件而 没有采用本文所讨论的动态电流匹配或者输入斩波稳定技术。在两者不同的情 况下，假定采用低电压电源(即，大约1.6V至大约2.0V)和扩展的温度范围 (即，大约一40'C至大约140°C)。在这些条件下，"新的"和"老的"设计 都能够呈现出大约600mV的额定基准电压输出。
如图10所示，图4至图9所示的"新的"带隙电路在各个方面都比"老 的"设计有所改善，除了电流消耗(ICC)之外，这应该是与希望泄漏电流在 数十毫安范围内的技术不相关的。这些改善在一些参数方面是十分充分的，例 如，布局面积(大约500%)、启动时间(大约470%)、建立时间(大约290 %)、蒙特卡尔(MC)精度(大约160%)以及过冲百分比(大约1000%)。
唯一没有得到改善的方面(电流消耗)是由于附加的数字模块(例如，本振振 荡器、数字模块，等等)所需要的附加电流。
正如以上所注意到的那样，本文所讨论的斩波稳定和动态电流匹配技术使 得小的、低电压器件能够应用于"新的"带隙电路的模拟模块中而不会牺牲精 度。除了明显地减小布局面积(如图10所示)，小的、低电压器件的使用还
提供了减小最小电源电压限制(例如，根据技术，可以从大约1.6V至大约1.4V
甚至更低)的其它优点。
应该意识到的是，获知本发明所披露效益的业内熟练的技术人士都会相信 能够提供具有改善精度和减小面积消耗的低功率带隙电路。业内熟练的技术人 士由于本说明书详细的描述而使得本发明各个方面的其它改进和替代实施例 都是显而易见的。所附权利要求书旨在解释为包含所有这类改进和变化，因此， 说明书和附图应该被认为仅仅只具有说明而不是限制的背景。
权利要求
1.一种带隙基准(BGR)电路，它被配置成用于减小在BGR电路中由失配引入的电压和电流失调，所述BGR电路包括运算放大器，它具有一对可用于减小归因于运算放大器的电压失调的斩波稳定输入电路；和，三分支电流镜电路，它被配置成接受运算放大器的输出并由其产生三个基本上完全相同的电流；其中，所述电流镜电路包括多个动态控制的开关，可用于减小归因于所述电流镜电路的电流失调。
2. 如权利要求1所述的带隙基准电路，其特征在于，所述三分支电流镜 电路包括三对低电压级联器件，每一对级联器件耦合成用于产生三个基本上完 全相同的电流中的一个电流。
3. 如权利要求2所述的带隙基准电路，其特征在于，所述多个动态控制 的开关包括三组三个并行耦合的开关，各组开关耦合成用于接受三个基本上完 全相同的电流中的一个不同的电流。
4. 如权利要求3所述的带隙基准电路，其特征在于，还包括数字控制逻 辑，数字控制逻辑耦合成用于接受时钟信号且被配置成响应于该时钟信号产生 多个控制信号。
5. 如权利要求4所述的带隙基准电路，其特征在于，数字控制模块被配 置成通过将时钟信号分成两半以产生第二时钟信号的两个等长的相位来产生 控制信号的第一子集，第二时钟信号被提供给运算放大器和一对斩波稳定输入 电路以便调制运算放大器的输出。
6. 如权利要求5所述的带隙基准电路，其特征在于，如果在运算放大器 的输出中出现由失配引入的电压失调，则控制信号的第一子集能够在第二时钟 信号的一个时钟相位中产生正的电压失调并且在第二时钟信号的下一个时钟 相位中产生相等的负的电压失调。
7. 如权利要求7所述的带隙基准电路，其特征在于，所述运算放大器和 一对斩波稳定输入电路被配置成通过对两个连续时钟相位中所产生的正的和 负的电压失调求平均来减小归因于运算放大器的、由失配引入的电压失调。
8. 如权利要求5所述的带隙基准电路，其特征在于，数字控制模块被配 置成通过将第二时钟信号中的一个相位分成六个相位以产生产生第三时钟信号的六个等长相位从而使用控制信号的第一子集中的一个控制信号产生控制 信号的第二子集，第三时钟信号被提供给多个动态控制的开关，使得在第三时 钟信号的各个相位中各组开关中仅有一个开关被激活以便导通电流。
9. 如权利要求8所述的带隙基准电路，其特征在于，所述多个动态控制 开关被配置成通过对三个基本上完全相同的电流求平均来减小归因于电流镜 电路的电流失调，从而消除在低电压级联器件之间存在着的任何失配引入的电 流失调。
10. 如权利要求9所述的带隙基准电路，其特征在于，所述多个动态控制 开关是采用髙电压器件来实现的，从而提高电流镜电路的精度。
11. 如权利要求9所述的带隙基准电路，其特征在于，除了多个动态控制 开关之外，在BGR电路中的所有晶体管都是采用低电压器件来实现的，使得 BGR电路能够在大约1.6V以及更低的电源条件下仍旧工作。
12. —种电流附加型带隙基准(BGR)电路，它被配置成在工艺、电压和 温度的指定范围内产生稳定的基准电压，所述BGR电路包括多个二极管，耦合成用于产生正比于绝对温度(PTAT)的电流和互补于 绝对温度(CTAT)的电流；运算放大器，耦合成用于接受PTAT和CTAT电流并且被配置成据此产生 差分信号；三分支电流镜电路，耦合成用于接受差分信号并且被配置成据此产生三个 基本上完全相同的电流；以及，至少一个电阻器，与三分支电流镜的输出相耦合，用于接受基本上完全相同的电流之一并且被配置成在其两端形成稳定的基准电压。
13. 如权利要求12所述的电流附加型BGR电路，其特征在于，所述三分 支电流镜电路包括三对低电压级联器件，各对耦合成用于产生三个基本上完全相同的电流中 的一个电流；和，三组三个并行耦合的开关，各组开关耦合成用于接受三个基本上完全相同 的电流中的一个不同的电流。
14. 如权利要求13所述的电流附加型BGR电路，其特征在于，所述三组 开关被BGR电路的数字控制逻辑部分动态控制着，并且其中动态控制包括周 期性地激活三组开关中的一些开关，使得在多相位时钟信号的连续相位中对三 个基本上完全相同的电流求平均从而抵消在低电压级联器件之间所存在着的 任何失配引入的电流失调。
15. 如权利要求14所述的电流附加型BGR电路，其特征在于，数字控制 逻辑部分被配置成接受第一时钟信号并且用于产生控制信号的第一子集，它们被提供给运算放大器以便通过采用第二时钟信 号来调制差分信号从而减小归因于运算放大器的失配引入的电压失调，其中第 二时钟信号的占空比大约为第一时钟信号的50% ;以及，控制信号的第二子集，它们是通过将第二时钟信号的一个相位分成第三时 钟信号的六个单独的相位而产生的，其中控制信号的第二子集被提供给三组开 关以便通过控制开关的激活使得在各个单独的时钟相位中各组开关中仅有一 个开关被激励，从而减小归因于电流镜的失配引入的电流失调。
16. 如权利要求15所述的电流附加型BGR电路，其特征在于，所述运算 放大器包括一对斩波稳定输入电路，用于接受控制信号的第一子集并响应于此 在第二时钟信号的两个连续相位内产生正的电压失调和相等的负的电压失调。
17. —种适用于在电流附加型带隙基准(BGR)电路中减小电压和电流失 调的方法，其中所述电流附加型带隙基准(BGR)电路包括耦合着运算放大器 的三分支电流镜电路，所述方法包括采用50%占空比的时钟信号来调制运算放大器的输出，从而减小归因于运 算放大器的任何电压失调；将运算放大器的调制输出提供给三分支电流镜电路以便响应于此产生三 个基本上完全相同的电流；通过将50%占空比时钟信号的一个相位分成第三时钟信号的六个单独的 相位来产生多个数字控制信号；以及，将多个数字控制信号提供给电流镜电路以便对第三时钟信号的各个相位 中的三个基本上完全相同的电流求平均，其中，所述求平均减小归因于三分支 电流镜电路的任何电流失调。
18. 如权利要求17所述的方法，其特征在于，所述将多个数字控制信号 提供给电流镜电路包括将多个数字控制信号提供给多个开关，所述多个开关被 包括在电流镜电路中并用于控制在第三时钟信号的各个相位中如何从电流镜 中输出三个基本上完全相同的电流。
19. 如权利要求18所述的方法，其特征在于，所述多个开关包括三组三 个并行耦合的开关，各组开关耦合成用于接受三个基本上完全相同的电流中的 一个不同的电流，并且其中所述将多个数字控制信号提供给多个开关包括控制 开关的激活，使得在第三时钟信号的各个相位中各组开关中仅有一个开关被激 活以便导通电流。
20.如权利要求19所述的方法，其特征在于，在第三时钟信号的任何两 个连续的相位上，将多个数字控制信号提供给多个开关还包括改变提供给多个 开关的数字控制信号以便停用目前激活的开关并且激活三组开关中的至少两 组中的不同开关。
全文摘要
披露了一种带隙基准(BGR)电路及其方法，适用于在BGR电路的模拟模块中使用小的、低电压器件时提供高精度、低功率的带隙工作。在一些情况下，可以组合斩波输入稳定和动态电流匹配技术来补偿在带隙电路的运算放大器部分中的输入电压失调和电流镜部分中的电流失调。当一起使用时，斩波稳定和动态电流匹配技术在精度方面提供了显著的改善，尤其是在模拟模块中使用小的、低电压器件来减小布局面积和支持低功率电源工作(例如，电源数值降低到大约1.4V以及甚至于低于1.4V)时。
文档编号G05F3/30GK101351757SQ200680050032
公开日2009年1月21日 申请日期2006年12月13日 优先权日2005年12月29日
发明者B·I·乔治司, I·C·格莱汀娜里 申请人:柏树半导体公司