专利名称：一种矩阵式数字量信号采集器的制作方法
技术领域：
本发明属于电子技术领域，属于自动化控制系统中的信号采集领域开放式控制的批量数字量输入技术，具体涉及一种矩阵式数字量信号采集器。
背景技术：
目前机械设备的自动化程度越来越高，控制系统需要采集现场的状态量也越来越多，尤其是各种开关量，一个点就需要占用控制器的一个输入点，而硬件资源特别有限，在进行嵌入式系统开发时，很多情况下IO资源都不能满足使用需求。如采用PLC控制需要添加大量的输入模块，增加机架进行扩展，增加硬件成本和要求较大的安装空间，布线也十分复杂；另外，总线形式的分布式站点采集模块接口不开放，要求控制器具备相应总线资源，使用不灵活，增加成本。
发明内容
本发明的目的是提供一种矩阵式数字量信号采集器，解决了现有技术中存在硬件IO资源有限，扩容采集现场的状态量时，需要增加机架进行扩展，增加硬件成本和要求较大的安装空间，布线也十分复杂；广泛采用的控制系统需要用到的大量数量输入时接线复杂，IO资源利用不充分的问题。本发明所采用的技术方案是，一种矩阵式数字量信号采集器，包括直流降压电路，直流降压电路的输出端分别与矩阵列扫描缓存驱动电路、矩阵逻辑电路、矩阵行信号读取电路和信号输入电路同时连接，矩阵列扫描缓存驱动电路的一个输出端与级联接口电路连接，矩阵列扫描缓存驱动电路的另一个输出端与矩阵逻辑电路连接，信号输入电路的输出端与矩阵逻辑电路连接，矩阵逻辑电路的输出端与矩阵行信号读取电路连接。本发明的有益效果是，基于矩阵式和同步串行列扫描的数字量信号采集器，实现采用单套该设备，利用控制器的8输入通道和3输出通道就能够读取64个数字量，同时可以将该采集器进行级联，在扫描周期允许的情况下实现128点、192点、256点甚至更多点数的读取，从而大大节约输入通道。同时远程采集时布线简洁，是一种分布式采集的低成本解决方案。
图I是本发明装置的整体连接框图；图2是本发明装置中的矩阵列扫描缓存驱动电路102、直流降压电路101及级联接口电路105原理图；图3是本发明装置中的矩阵行信号读取电路104原理图；图4是本发明装置中的矩阵逻辑电路103原理图；图5是本发明装置中的信号输入电路106中的第一和第八组的原理图；图6是本发明的矩阵列控制信号的时序控制示意图。
图中，101.直流降压电路，102.矩阵列扫描缓存驱动电路，103.矩阵逻辑电路，104.矩阵行信号读取电路，105.级联接口电路，106.信号输入电路，另外，R1、R2…R203分别表示各个电阻；0UU0U2-0U20分别表示各个光电耦合器；NA1、NA2、NA3、NA4...NA16分别表示各个与非门器件；Ul是串入并出移位芯片；Dll、DI2…DI64分别表不各个数字量信号的输入端子；D0UD02-D08分别表示采集点信号的批量输出端子； F1、F2…F8分别表示矩阵列扫描电路104的列输出信号与矩阵逻辑电路103的连接点；Q0、Q2…Q7分别表示矩阵列扫描缓存驱动电路102与矩阵逻辑电路103的连接占. 11112夂？88分别表示矩阵行信号读取电路104与信号输入电路106的连接点；PffR为24V电源端，SI、SCK、CLR分别控制端的串行数据信号，移位控制信号和缓
存器、寄存器清除信号；SRCK, SER、QH、RCK、Cache和Q0-Q7分别指74HC595的移位脉冲信号、串行数据信
号、锁存脉冲信号、串行数据输出端信号、移位缓存器信号和输出口的信号。
具体实施例方式下面结合附图和具体实施方式
对本发明进行详细说明。参照图1，本发明的矩阵式数字量信号采集器结构是，直流降压电路101的输出端分别与矩阵列扫描缓存驱动电路102、矩阵逻辑电路103、矩阵行信号读取电路104和信号输入电路106同时连接，矩阵列扫描缓存驱动电路102的一个输出端与级联接口电路105连接，矩阵列扫描缓存驱动电路102的另一个输出端与矩阵逻辑电路103连接，信号输入电路106的输出端与矩阵逻辑电路103连接，矩阵逻辑电路103的输出端与矩阵行信号读取电路104连接。直流降压电路101用于将实际工况的24V电压通过直流变换器DC-DC降压为逻辑器件需要的5V电压，将输出的5V电压接入到各个逻辑器件供电端，为每个逻辑器件进行供电。矩阵列扫描缓存驱动电路102由光电耦合器件和一个8位串行输入并行输出的移位缓存驱动芯片以及限流电阻组成，列选择序列及控制信号经过隔离和反向后接入移位缓存驱动芯片。矩阵行信号读取电路104由光电耦合器和限流电阻组成，门电路的输出按照行排列，每一行分别并联然后接入到行信号输出口的光电隔离器件的输入端级联接口，是将移位缓存驱动芯片的串行移出口经过光电耦合引到输出端子，用于级联下一采集器的列扫描信号输入。信号输入电路106由光电耦合器件和限流电阻实现，隔离输出分别接到矩阵逻辑电路的输入端。参照图2，是矩阵列扫描缓存驱动电路102、直流降压电路101及级联接口电路105的电路结构。直流降压电路101为驱动电路102和级联接口电路105供电，其中的直流降压电路101包括DC-DC，DC-DC输入端同时与PRW和24V电源连接，DC-DC输出端与5V电源连接，DC-DC还设置有接地端。 其中的级联接口电路105包括两个电阻(R9、R10)和光电耦合器件0U2组成，光电耦合器件0U2输入侧的输出端与电阻R9串联，0U2输入侧的输入端与5V电源连接；光电耦合器件0U2输出侧的输出端直接接地，0U2输出侧的输入端与电阻RlO和Q7’端子连接，电阻RlO再与24V电源连接。矩阵列扫描缓存驱动电路102包括I片光电耦合器件OUl (型号为TLP521-4)、一个8位串行输入并行输出的移位缓存驱动芯片Ul (型号为74HC595)以及多个限流电阻。其中的信号端CLR、SI分别与光电稱合器OUl的上、下路输入侧的输入端连接,信号端SCK同 时与光电耦合器OUl的中间两路输入侧的输入端连接，OUl的四路输入侧的输出端各自串连一个电阻后(分别为R1、R2、R3、R4)再分别接地;5V电压端分别串连一个电阻(分别为R5、R6、R7)后各自接入光电耦合器OUl的信号输出侧的三个输入端，5V电压端另外直接接入光电I禹合器OUl的信号输出侧的第四个输入端；CLR对应的OUl输出侧的输入端与Ul的SRCLR引脚连接，SCK其中一路对应的OUl输出侧输入端与Ul的RCK引脚连接，SCK另外一路对应的OUl输出侧输入端与Ul的SRCK引脚连接，SI对应的OUl输出侧输出端通过电阻R8与Ul的SER引脚连接，Ul的引脚VCC与5V电源连接;U1的引脚还包括八个输出端QO到Q7，Ul的Q7’引脚与电阻R9串联后与0U2 —个输入端连接进行隔离，Ul的OE引脚接地。上述的电路通过OUl对CLR、SCK、SI进行电气隔离，同时完成对CLR、SCK取反，通过控制端的高电平完成Ul低电平复位控制，同时通过SCK完成移位及锁存器的输出锁存控制。通过输入SI的一个脉冲信号，然后依次输入移位脉冲，在输出端QO到Q7便会依次出现高电平的选择信号，继续移动，保持SI为低电平，则Ql到Q7便会得到全低，而高电平移至Q7’，当成另一个采集卡的SI输入信号，从而实现了级联增容的功能。参照图3，矩阵行信号读取电路104电路结构是，包括2片光电耦合器(0U3及0U4)(型号均为TLP521-4)组成，其中两个光电耦合器(0U3及0U4)输入侧的8个输入端均与5V电源直接连接；两个光电耦合器(0U3及0U4)输入侧的8个输出端分别与点F1、F2…F8对应连接；两个光电耦合器(0U3及0U4)输出侧的8个输入端分别与24V电源连接；两个光电耦合器(0U3及0U4)输出侧的8个输出端分别与批量输出端子D00、D01" D07对应连接。当F1、F2 "F8出现低电平时，两个光电耦合器(0U3及0U4)被导通，使其对应的输出侧输出端出现24V高电平。控制列选择信号，就能够分批采集到对应列的信号。参照图4，矩阵逻辑电路103的电路结构是，每一列包括2个四2输入与非门器件(型号为74SL24)，8列共计16片(图中的NA1、NA2...NA16)，每列中的每个与非门器件，其中一路输入端分别连接到列选择电路(Q0、Ql…Q7)，另一路输入端分别连接到输入信号的Pxy (其中X表示列，取值为1-8，y表示每行的位，同样取值为1-8)，每个与非门器件的输出端分别串联一个电阻后按照行值连接到一起输出到Fy (其中y表示每行的位，同样取值为1-8)。当Q0、Q1…Q7为高电平时，与Q0、Q1…Q7共与非门器件的输入信号Pxy的值反向映射到FI、F2…F8上，即当任意Q n ( n为0到7)为高，表示第n列被选中，当P n x为高时，对应的输出为低，对应连接的电阻均为下拉电阻，将其余各列中输出的高电平也全部拉为低电平；当P n X为高时，其余各列的输出无效，始终为高电平，所以当选中的列有高电平输入，F1、F2…F8上输出有效的低电平。参照图5,信号输入电路106电路结构是,包括十六个光电I禹合器(0U5、0U6…0U19、0U20)(选用型号均为TLP521-4)和对应连接的多个限流电阻(R75、R76. . . R202)连接组成，限于附图的大小，图中仅显示出部分结构。信号输入端子DI0、DI2 "DI63每四个一组直接连接到各个光电耦合器(0U5、0U5…0U19、0U20)的输入侧的输入端，各个光电耦合器输入侧的输出端分别串联一个电阻(分别为R75、R2、R3、R138)后直接接地，每个光电耦合器(0U5、0U5…0U19、0U20)的输出侧的输入端分别与5V电源连接，每个光电耦合器输出侧的输出端分别串连一个电阻(分别为R139、R140…R201、R202)后各自与矩阵行信号读取电路104与信号输入电路106的连接点？11汴12夂？88连接。参照图6，是移位缓存驱动芯片Ul (74HC595)的控制时序，SRCK, SER直接由输入控制信号经过O Ul得到，SRCLR由CLR经过光电耦合器OUl得到。在第一个周期内输入1， SRCK在一个周期中间出现上升沿，将SER的数据存入缓存器第一个缓冲位，第一个周期结束，SRCK出现下降沿，所存脉冲RCK出现上升沿，采集器的QO 口输出为高电平，选中第一列，采集器的DO 口便得到第一列(DI0-DI7)的信号；在第二个周期SI输入0，开始的I被移位到第二位，此时则选择了第二列，DO 口便得到第二列(DI8-DI15)的信号，然后再第3-8个周期再输入0，得到的依次为(DI16-DI63)的数据；根据需要，在未完成8个周期的移位，通过SCLR复位从新循环扫描完成指定范围内的扫描。级联时，将各矩阵式数字量信号采集器的DO 口、SRCK、CLR、并联，Q7’与SI串联，然后增加扫描的脉冲串(循环周期)，实现各个点的信号采集。如此循环扫描，将所有接入的信号分步读入控制器。本发明的矩阵式数字量信号采集器，通过矩阵循环逐列扫描读取当前扫描行的信 号，分批次读取的方式实现少IO 口多点的数字量采集功能。直流降压电路将实际工况的电压降压为逻辑器件需要的TTL电压，将输出接入到各个逻辑器件供电端；控制矩阵列选择信号缓存器清除信号CLR、矩阵列选择信号SI和移位脉冲信号SCK通过光电隔离后连接到列选择驱动器上，矩阵列选择驱动器的输出连接到矩阵逻辑的列电路；信号输入经过信号隔离电路连接到矩阵列，然后逐列输出到指定的行，连接到矩阵行信号读取电路，行信号的另一端直接接到输出端子，只要将各矩阵式数字量信号采集器的行信号DO 口、SCLR、并联，串口移出信号Q7’串联，增加扫描的循环周期，可实现增容的功能。或者说，本发明的矩阵式数字量信号采集器，利用控制器的3D0控制矩阵列扫描缓存驱动电路102的列选择信号，被选择的列通过矩阵逻辑电路103将信号按行送到矩阵行信号读取电路104，控制器的8DI读取当前选择列的信号，通过循环扫描矩阵列的方式分批读取数据；矩阵逻辑电路103的行信号以及矩阵列扫描缓存驱动电路102的控制信号组成了级联接口电路105，通过级联能实现128点、192、256甚至更多点数的读取从而大大节约输入通道，简化现场布线；采用光电耦合器件隔离，实现了信号的电气隔离，保证了系统的安全性。采用本采集器可提高控制器的输入端口使用效率，大幅减少输入点数配置，节约控制器的有限的空间，对于分布式采集减少布线，提供低成本的解决方案；控制接口开放，对控制器无总线资源要求，使用灵活。权利要求
1.一种矩阵式数字量信号采集器，其特征在于包括直流降压电路(101)，直流降压电路(101)的输出端分别与矩阵列扫描缓存驱动电路(102)、矩阵逻辑电路(103)、矩阵行信号读取电路(104)和信号输入电路(106)同时连接，矩阵列扫描缓存驱动电路(102)的一个输出端与级联接口电路(105)连接，矩阵列扫描缓存驱动电路(102)的另一个输出端与矩阵逻辑电路(103)连接，信号输入电路(106)的输出端与矩阵逻辑电路(103)连接，矩阵逻辑电路(103)的输出端与矩阵行信号读取电路(104)连接。
2.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的直流降压电路(101)包括DC-DC，DC-DC的输入端同时与PRW端子和24V电源分别连接，DC-DC的输出端与5V电源连接，DC-DC还设置有接地端。
3.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的矩阵列扫描 缓存驱动电路(102)包括I片光电耦合器件OU1、一个8位串行输入并行输出的移位缓存驱动芯片Ul以及多个限流电阻， 其中的信号端CLR、SI分别与光电稱合器OUl的上、下路输入侧的输入端连接,信号端SCK同时与光电耦合器OUl的中间两路输入侧的输入端连接，OUl的四路输入侧的输出端各自串连一个电阻后再分别接地；5V电压端分别串连一个电阻后各自接入光电耦合器OUl的信号输出侧的三个输入端，5V电压端另外直接接入光电耦合器OUl的信号输出侧的第四个输入端；CLR对应的OUl输出侧的输入端与Ul的SRCLR引脚连接，SCK其中一路对应的OUl输出侧输入端与Ul的RCK引脚连接，SCK另外一路对应的OUl输出侧输入端与Ul的SRCK引脚连接，SI对应的OUl输出侧输出端通过电阻R8与Ul的SER引脚连接，Ul的引脚VCC与5V电源连接;U1的引脚还包括八个输出端QO到Q7，Ul的Q7’引脚与电阻R9串联后与0U2 —个输入端连接进行隔离，Ul的OE引脚接地。
4.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的矩阵行信号读取电路(104)电路结构是，包括光电耦合器0U3及光电耦合器0U4，其中两个光电耦合器输入侧的8个输入端均与5V电源直接连接；两个光电稱合器输入侧的8个输出端分别与点F1、F2…F8对应连接；两个光电耦合器输出侧的8个输入端分别与24V电源连接；两个光电耦合器输出侧的8个输出端分别与批量输出端子D00、D01" D07对应连接。
5.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的矩阵逻辑电路(103)的电路结构是，每一列包括2个四2输入与非门器件，8列共计16片，每列中的每个与非门器件，其中一路输入端分别连接到列选择电路，另一路输入端分别连接到输入信号的Pxy，其中X表示列，取值为1-8，y表示每行的位，同样取值为1-8，每个与非门器件的输出端分别串联一个电阻后按照行值连接到一起输出到Fy，其中y表示每行的位，同样取值为1-8。
6.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的级联接口电路(105)包括光电耦合器件0U2和电阻R9、电阻R10， 光电I禹合器件0U2输入侧的输出端与电阻R9串联，0U2输入侧的输入端与5V电源连接；光电耦合器件0U2输出侧的输出端直接接地，0U2输出侧的输入端与电阻RlO和Q7’端子连接，电阻RlO再与24V电源连接。
7.根据权利要求I所述的矩阵式数字量信号采集器，其特征在于所述的信号输入电路(106)电路结构是，包括十六个光电耦合器和对应连接的多个限流电阻，信号输入端子DIO、DI2…DI63每四个一组直接连接到各个光电耦合器的输入侧的输入端，各个光电耦合器输入侧的输出端分别串联一个电阻后直接接地，每个光电耦合器的输出侧的输入端分别 与5V电源连接，每个光电耦合器输出侧的输出端分别串连一个电阻后各自与连接APll、P12…P88连接。
全文摘要
本发明公开了一种矩阵式数字量信号采集器，包括直流降压电路，直流降压电路的输出端分别与矩阵列扫描缓存驱动电路、矩阵逻辑电路、矩阵行信号读取电路和信号输入电路同时连接，矩阵列扫描缓存驱动电路的一个输出端与级联接口电路连接，矩阵列扫描缓存驱动电路的另一个输出端与矩阵逻辑电路连接，信号输入电路的输出端与矩阵逻辑电路连接，矩阵逻辑电路的输出端与矩阵行信号读取电路连接。本发明基于矩阵式和同步串行列扫描的数字量信号采集器，实现少输入口多采集点的功能，提高输入端口使用效率，大幅减少输入点数配置，节约采集器的有限的空间，对于分布式采集减少布线，提供低成本的解决方案。
文档编号G05B19/042GK102722121SQ201210196079
公开日2012年10月10日 申请日期2012年6月14日 优先权日2012年6月14日
发明者于兴军, 张鹏飞, 林康, 梁卫斌, 梁春平 申请人:宝鸡石油机械有限责任公司