专利名称：低压差线性稳压器的制作方法
技术领域：
本发明涉及半导体电路设计领域，更具体地说，本发明涉及一种低压差线性稳压器。
背景技术：
低压差线性稳压器LDO (low dropout regulator)是相对于传统的线性稳压器来说的一种电源转换芯片。传统的线性稳压器都要求输入电压要比输出电压高出2v 3V以上，否则就不能正常工作。但是在一些情况下，无法满足输入电压要比输出电压高出2v 3V以上这样的要求，例如5v的输入转3. 3v的输出的情况，输入与输出的压差只有I. 7v,显然是不满足条件的。针对这种情况，提出了低压差线性稳压器LDO类的电源转换芯片。图I示意性地示出了根据现有技术的低压差线性稳压器的框图。如图I所示，根据现有技术的低压差线性稳压器包括误差放大器EA、缓冲器BF、第一旁通P型MOS晶体管Mpl、第一电阻器R1、第二电阻器R2、串联电阻器ESR以及串联电容器CL。其中，所述误差放大器EA的输出端连接至所述缓冲器BF的输入端，所述缓冲器BF的输出端连接至所述第一旁通P型MOS晶体管Mpl的栅极，所述第一旁通P型MOS晶体管Mpl的源极连接至电源电压，所述第一旁通P型MOS晶体管Mpl的漏极作为所述低压差线性稳压器的输出端V0UT，并且所述第一旁通P型MOS晶体管Mpl的漏极连接至所述第一电阻器Rl的第一端并连接至所述串联电阻器ESR的第一端，所述第一电阻器Rl的第二端连接至所述第二电阻器R2的第一端并连接至所述误差放大器EA的输入端，所述串联电阻器ESR的第二端连接至所述串联电容器CL的第一端；所述第二电阻器R2的第二端以及第二电阻器R2的第二端均接地。其中，所述误差放大器EA包括第一电流源Al、第一 PMOS晶体管Ml、第二 PMOS晶体管M2、第三NMOS晶体管M3以及第四NMOS晶体管M4。其中，所述第一电流源Al的输出端连接至所述第一 PMOS晶体管Ml的源极和所述第二 PMOS晶体管M2的源极，所述第一 PMOS晶体管Ml的栅极作为所述误差放大器EA的输入端，所述第二 PMOS晶体管M2的栅极输入参考电压VREF，所述第一 PMOS晶体管Ml的漏极连接至所述第三NMOS晶体管M3的源极，所述第二 PMOS晶体管M2的漏极连接至所述第四NMOS晶体管M4的源极，所述第一 PMOS晶体管Ml的连接至所述第三NMOS晶体管M3的栅极以及所述第四NMOS晶体管M4的栅极。所述第三NMOS晶体管M3的源极以及所述第四NMOS晶体管M4的源极接地。对于传统的低压差线性稳压器，由于功耗的原因，缓冲器BF的电压转换速率不高。根据对于传统的低压差线性稳压器，如果要实现更大的电压转换速率，必须增大缓冲器的电流，从而造成更大的功耗。其中电压转换速率(Slew Rate，简写为SR)简称压摆率，其定义是在I微秒或者I纳秒等时间里电压升高的幅度，换言之是方波电压由波谷升到波峰所需时间。而且，随着对低压差线性稳压器的更高的电压转换速率的要求，期望能够提供一种在不增大功耗的情况下提高电压转换速率的低压差线性稳压器。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不增大功耗的情况下提高电压转换速率的低压差线性稳压器。为了实现上述技术目的，本发明提出一种低压差线性稳压器，其包括误差放大器、缓冲器、第一旁通P型MOS晶体管 、第一电阻器、第二电阻器、串联电阻器、串联电容器以及电压转换速率提升电路；其中，所述误差放大器的输出端连接至所述缓冲器BF的输入端，所述缓冲器BF的输出端连接至所述第一旁通P型MOS晶体管的栅极，所述第一旁通P型MOS晶体管的源极连接至电源电压，所述第一旁通P型MOS晶体管的漏极作为所述低压差线性稳压器的输出端，并且所述第一旁通P型MOS晶体管的漏极连接至所述第一电阻器的第一端并连接至所述串联电阻器的第一端，所述第一电阻器的第二端连接至所述第二电阻器的第一端并连接至所述误差放大器的输入端，所述串联电阻器ESR的第二端连接至所述串联电容器的第一端；所述第二电阻器的第二端以及第二电阻器的第二端均接地；其中，所述电压转换速率提升电路包括第二旁通P型MOS晶体管、第一附加NMOS晶体管、第二附加PMOS晶体管、第三附加PMOS晶体管、第三附加NMOS晶体管、第二附加NMOS晶体管以及第二电流源；其中，所述第二旁通P型MOS晶体管的源极和漏极分别连接至所述第一旁通P型MOS晶体管的源极和漏极；所述第三附加PMOS晶体管的源极和栅极分别连接至所述第二旁通P型MOS晶体管的源极和栅极；所述第三附加PMOS晶体管的漏极连接至所述第三附加NMOS晶体管的漏极，所述第三附加NMOS晶体管的栅极连接至所述第二电流源的输出端以及所述第一附加NMOS晶体管的漏极，所述第三附加NMOS晶体管的源极连接至所述第二附加PMOS晶体管的漏极，所述第二附加PMOS晶体管接偏置电压，所述第二附加PMOS晶体管的源极以及所述第二附加PMOS晶体管的源极接地。优选地，所述误差放大器包括第一电流源、第一 PMOS晶体管、第二 PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，所述第一电流源的输出端连接至所述第一PMOS晶体管的源极和所述第二 PMOS晶体管的源极，所述第一 PMOS晶体管的栅极作为所述误差放大器的输入端，所述第二 PMOS晶体管的栅极输入参考电压，所述第一 PMOS晶体管的漏极连接至所述第三NMOS晶体管的源极，所述第二 PMOS晶体管的漏极连接至所述第四NMOS晶体管的源极，所述第一 PMOS晶体管的连接至所述第三NMOS晶体管的栅极以及所述第四NMOS晶体管的栅极，所述第三NMOS晶体管的源极以及所述第四NMOS晶体管的源极接地。优选地，所述低压差线性稳压器用于低功耗应用。优选地，所述参考电压是根据所述本发明实施例的低压差线性稳压器所应用的电路的期望的输入电平与输出电平之差而设置的。优选地，所述偏置电压是根据所述第二附加PMOS晶体管Ms2的物理特征而设置的。根据本发明的低压差线性稳压器可有效地提高电压转换速率而不增大功耗，由此，根据本发明的低压差线性稳压器尤其适用于低功耗的要求快速电流负载响应的应用。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了根据现有技术的低压差线性稳压器的框图。图2示意性地示出了根据本发明实施例的低压差线性稳压器的框图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图2示意性地示出了根据本发明实施例的低压差线性稳压器的框图。如图2所示，根据本发明实施例的低压差线性稳压器包括误差放大器EA、缓冲器BF、第一旁通P型MOS晶体管Mpl、第一电阻器R1、第二电阻器R2、串联电阻器ESR、串联电容器CL以及电压转换速率提升电路(如图2的虚线框所示)。其中，所述误差放大器EA的输出端连接至所述缓冲器BF的输入端，所述缓冲器BF的输出端连接至所述第一旁通P型MOS晶体管Mpl的栅极，所述第一旁通P型MOS晶体管Mpl的源极连接至电源电压，所述第一旁通P型MOS晶体管Mpl的漏极作为所述低压差线性稳压器的输出端V0UT，并且所述第一旁通P型MOS晶体管Mpl的漏极连接至所述第一电阻器Rl的第一端并连接至所述串联电阻器ESR的第一端，所述第一电阻器Rl的第二端连接至所述第二电阻器R2的第一端并连接至所述误差放大器EA的输入端，所述串联电阻器ESR的第二端连接至所述串联电容器CL的第一端；所述第二电阻器R2的第二端以及第二电阻器R2的第二端均接地。其中，所述电压转换速率提升电路包括第二旁通P型MOS晶体管Mp2、第一附加NMOS晶体管Msl、第二附加PMOS晶体管Ms2、第三附加PMOS晶体管Ms3、第三附加NMOS晶体管Msw、第二附加NMOS晶体管Ms2以及第二电流源A2。其中，所述第二旁通P型MOS晶体管Mp2的源极和漏极分别连接至所述第一旁通P型MOS晶体管Mpl的源极和漏极；所述第三附加PMOS晶体管Ms3的源极和栅极分别连接至所述第二旁通P型MOS晶体管Mp2的源极和栅极；所述第三附加PMOS晶体管Ms3的漏极连接至所述第三附加NMOS晶体管Msw的漏极，所述第三附加NMOS晶体管Msw的栅极连接至所述第二电流源A2的输出端以及所述第一附加NMOS晶体管Msl的漏极，所述第三附加NMOS晶体管Msw的源极连接至所述第二附加PMOS晶体管Ms2的漏极，所述第二附加PMOS晶体管Ms2接偏置电压vb (例如，可根据所述第二附加PMOS晶体管Ms2的物理特征来设置偏置电压vb，例如，可将偏置电压vb设置为所述第二附加PMOS晶体管Ms2的阈值电压，比如0. 7V)，所述第二附加PMOS晶体管Ms2的源极以及所述第二附加PMOS晶体管Ms2的源极接地。其中，所述误差放大器EA包括第一电流源Al、第一 PMOS晶体管Ml、第二 PMOS晶体管M2、第三NMOS晶体管M3以及第四NMOS晶体管M4。其中，所述第一电流源Al的输出端连接至所述第一 PMOS晶体管Ml的源极和所述第二 PMOS晶体管M2的源极，所述第一 PMOS晶体管Ml的栅极作为所述误差放大器EA的输入端，所述第二 PMOS晶体管M2的栅极输入参考电压VREF (例如，可根据本发明实施例的低压差线性稳压器所应用的电路的期望的输入电平与输出电平之差的大小来设置参考电压VREF，例如可将参考电压VREF设置为本发明实施例的低压差线性稳压器所应用的电路的期望的输入电平与输出电平之差，比如2-3V)，所述第一 PMOS晶体管Ml的漏极连接至所述第三NMOS晶体管M3的源极，所述第二 PMOS晶体管M2的漏极连接至所述第四NMOS晶体管M4的源极，所述第一 PMOS晶体管Ml的连接至所述第三NMOS晶体管M3的栅极以及所述第四NMOS晶体管M4的栅极。所述第三NMOS晶体管M3的源极以及所述第四NMOS晶体管M4的源极接地。下面将描述根据本发明实施例的低压差线性稳压器的操作。如果当前的负载电流较低，则根据本发明实施例的低压差线性稳压器的输出端VOUT处于正常电压电平下，节点A的电平不会太低，所述第三附加NMOS晶体管Msw截止(不导通)，从而所述第三附加PMOS晶体管Ms3以及所述第二旁通P型MOS晶体管Mp2截止(不导通)，仅仅所述第一旁通P型MOS晶体管Mpl工作。
但是，当负载电流突然增大时，根据本发明实施例的低压差线性稳压器的输出端VOUT变得电平较低。一般，误差放大器EA的响应较快，从而节点A的电平快速变低。较低的节点A使得所述第三附加NMOS晶体管Msw导通，从而所述第三附加PMOS晶体管Ms3以及所述第二旁通P型MOS晶体管Mp2导通。由此，根据本发明实施例的低压差线性稳压器可提供更多的电流，而且根据本发明实施例的低压差线性稳压器的输出端VOUT的电平不会太低。在经历一段时间后，当误差放大器EA、缓冲器BF以及所述第一旁通P型MOS晶体管Mpl进行了响应之后，根据本发明实施例的低压差线性稳压器的输出端VOUT的电平回到正常的电压电平，节点A电平变高，随后所述第三附加匪OS晶体管Msw截止(不导通)，从而所述第三附加PMOS晶体管Ms3以及所述第二旁通P型MOS晶体管Mp2截止(不导通)，使得根据本发明实施例的低压差线性稳压器进入低功耗状态。根据本发明实施例的低压差线性稳压器可有效地提高电压转换速率而不增大功耗，由此，根据本发明实施例的低压差线性稳压器尤其适用于低功耗的要求快速电流负载响应的应用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.ー种低压差线性稳压器，其特征在于包括误差放大器、缓冲器、第一旁通P型MOS晶体管、第一电阻器、第二电阻器、串联电阻器、串联电容器以及电压转换速率提升电路； 其中，所述误差放大器的输出端连接至所述缓冲器BF的输入端，所述缓冲器BF的输出端连接至所述第一旁通P型MOS晶体管的栅极，所述第一旁通P型MOS晶体管的源极连接至电源电压，所述第一旁通P型MOS晶体管的漏极作为所述低压差线性稳压器的输出端，并且所述第一旁通P型MOS晶体管的漏极连接至所述第一电阻器的第一端并连接至所述串联电阻器的第一端，所述第一电阻器的第二端连接至所述第二电阻器的第一端并连接至所述误差放大器的输入端，所述串联电阻器ESR的第二端连接至所述串联电容器的第一端；所述第二电阻器的第二端以及第ニ电阻器的第二端均接地； 其中，所述电压转换速率提升电路包括第二旁通P型MOS晶体管、第一附加NMOS晶体管、第二附加PMOS晶体管、第三附加PMOS晶体管、第三附加NMOS晶体管、第二附加NMOS晶体管以及第ニ电流源；其中，所述第二旁通P型MOS晶体管的源极和漏极分别连接至所述第一旁通P型MOS晶体管的源极和漏极；所述第三附加PMOS晶体管的源极和栅极分别连接至所述第二旁通P型MOS晶体管的源极和栅极；所述第三附加PMOS晶体管的漏极连接至所述第三附加NMOS晶体管的漏极，所述第三附加NMOS晶体管的栅极连接至所述第二电流源的输出端以及所述第一附加NMOS晶体管的漏极，所述第三附加NMOS晶体管的源极连接至所述第二附加PMOS晶体管的漏极，所述第二附加PMOS晶体管接偏置电压，所述第二附加PMOS晶体管的源极以及所述第二附加PMOS晶体管的源极接地。
2.如权利要求I所述的低压差线性稳压器，其特征在于，所述误差放大器包括第一电流源、第一 PMOS晶体管、第二 PMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；其中，所述第一电流源的输出端连接至所述第一 PMOS晶体管的源极和所述第二 PMOS晶体管的源极，所述第一 PMOS晶体管的栅极作为所述误差放大器的输入端，所述第二 PMOS晶体管的栅极输入參考电压，所述第一PMOS晶体管的漏极连接至所述第三NMOS晶体管的源极，所述第ニ PMOS晶体管的漏极连接至所述第四NMOS晶体管的源极，所述第一 PMOS晶体管的连接至所述第三NMOS晶体管的栅极以及所述第四NMOS晶体管的栅极，所述第三NMOS晶体管的源极以及所述第四NMOS晶体管的源极接地。
3.如权利要求I或2所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器用于低功耗应用。
4.如权利要求I或2所述的低压差线性稳压器，其特征在于，所述參考电压是根据所述本发明实施例的低压差线性稳压器所应用的电路的期望的输入电平与输出电平之差而设置的。
5.如权利要求I或2所述的低压差线性稳压器，其特征在于，所述偏置电压是根据所述第二附加PMOS晶体管Ms2的物理特征而设置的。
全文摘要
一种低压差线性稳压器包括误差放大器、缓冲器、第一旁通P型MOS晶体管、第一电阻器、第二电阻器、串联电阻器、串联电容器以及电压转换速率提升电路。误差放大器的输出端连接至缓冲器BF的输入端，缓冲器BF的输出端连接至第一旁通P型MOS晶体管的栅极，第一旁通P型MOS晶体管的漏极作为低压差线性稳压器的输出端。电压转换速率提升电路包括第二旁通P型MOS晶体管、第一附加NMOS晶体管、第二附加PMOS晶体管、第三附加PMOS晶体管、第三附加NMOS晶体管、第二附加NMOS晶体管以及第二电流源。根据本发明的低压差线性稳压器可有效地提高电压转换速率而不增大功耗，由此，根据本发明的低压差线性稳压器尤其适用于低功耗的要求快速电流负载响应的应用。
文档编号G05F1/56GK102789256SQ20121031275
公开日2012年11月21日 申请日期2012年8月29日 优先权日2012年8月29日
发明者徐光磊 申请人:上海宏力半导体制造有限公司