一种控制多路电源上电顺序的方法及装置制造方法
【专利摘要】本发明公开了一种控制多路电源上电顺序的方法及装置。当检测到系统上电时，所述可编程逻辑芯片默认与PCB板上各芯片二次供电电源相连的使能管脚无效，然后按照预定的芯片上电顺序依次使能所述管脚，进而使各路电源按照预定的上电顺序依次对PCB板上的各芯片进行二次电源供电。进一步地，所述各路电源上电间隔可以通过所述可编程逻辑芯片计数器来实现。通过本发明，可以在不增加专用上电顺序控制芯片和生产环节的情况下，实现多路电源的上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整。
【专利说明】 —种控制多路电源上电顺序的方法及装置
【技术领域】
[0001 ] 本发明涉及通信【技术领域】，尤其涉及一种控制多路电源上电顺序的方法及装置。【背景技术】
[0002]随着大规模集成电路技术的发展，芯片设计和电路系统设计越来越复杂。很多芯片不仅采用多路电源供电，并且各电路电源之间对上电顺序有很高的要求。比如:某供电芯片有3.3V、2.5V、1.8V、1.2V、0.9V几种电源规格，要求由低到高上电，并且后一个上电的电源要在前一个上电达到90%后再上电，同时对总的上电完成时间要求控制在5ms内完成。
[0003]为满足上述供电要求，现有方案中一般采用专用的上电顺序控制芯片，如INTERSIL 公司的 ISL8702 或 Lattice 公司的 Power Manager I>Power Manager II 系列芯片。然而，专用的上电顺序控制芯片虽然可以较好地实现对各路电源的上、下电控制，但由于需要单独的芯片来实现上电顺序的控制功能，增加了成本，这对于发货量很大、成本较为敏感的产品，生产厂商一般不能接受。
[0004]另外，专用的上电顺序控制芯片也存在一定的不足。具体地，如图1所示，ISL8702上电顺序控制芯片只能实现4路(A、B、C、D)供电电源的上电顺序控制，该芯片上设置有4个使能管脚，分别对应图中的A、B、C、D管脚，ISL8702芯片通过控制这4个管脚的使能信号，来实现与之连接的芯片的二次电源上电的顺序控制。其中两路间的上电间隔则通过外围电阻的大小进行控制。当芯片要求控制的电源超过4路时，就需要增加ISL8702芯片。另外，由于ISL8702芯片要求上电必须按照A — B-C-D的顺序进行，一旦设计时出现连接错误或者芯片厂家改变上电顺序要求，就只能重新设计PCB板，如此，会增加公司的PCB板开发设计难度和成本。而Lattice公司的Power Manager系列芯片虽然能实现多路电源(从6到12路不等)的上电顺序控制，且也能灵活改变多路电源间的上电顺序，但它需要单独加载Power Manager芯片的逻辑软件,增加了一道生产环节，同样需要增加生产厂商的成本。
【发明内容】
[0005]有鉴于此，本发明提供一种控制多路电源上电顺序的方法及装置。通过本发明，在不增加上电顺序控制芯片和生产环节的情况下，可以实现多路电源上电顺序的控制，同时可实现电源间隔和上电顺序的灵活调整。
[0006]为实现本发明目的，本发明实现方案具体如下:
[0007]—种控制多电压上电顺序的方法，所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电，其中所述方法包括:
[0008]步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板各芯片二次供电电源相连的使能管脚无效；
[0009]步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。
[0010]进一步地，所述步骤2中PCB板上各芯片的上电顺序根据电子设备上各芯片上电顺序实际的应用场景需要而定。
[0011]进一步地，当根据电子设备实际的应用场景确定了 PCB板上各芯片的上电顺序后，直接在CPLD芯片的逻辑代码中按照PCB板上各芯片的上电顺序设定好各管脚的使能顺序。
[0012]进一步地，如果需要对PCB板上不同芯片的上电顺序进行调整，根据调整后的芯片上电顺序更改CPLD芯片中使能管脚顺序的逻辑代码。
[0013]进一步地，所述方法还包括:通过CPLD芯片计数器的计数来实现对CPLD芯片各管脚使能信号输出的延时，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。
[0014]本发明同时提供了一种控制多路电源上电顺序的装置，所述装置应用于对电子设备PCB板上各芯片的二次电源供电的上电顺序进行控制，其中所述装置具体为CPLD芯片，其中所述装置包括:
[0015]上电检测单元，用于检测系统是否进行上电，当检测到系统上电时，所述装置默认所有与PCB板上各芯片二次供电电源相连的使能管脚无效；
[0016]上电顺序控制单元，用于根据预先设定的PCB板上各芯片的上电顺序依次使能各管脚；
[0017]电源供电使能单元，当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。
[0018]进一步地，所述PCB板上不同芯片的上电顺序，具体是通过如下方式来实现:
[0019]在CPLD芯片的逻辑代码中根据PCB板上不同芯片的上电顺序设定好使能各管脚的顺序；
[0020]所述上电顺序控制单元，根据CPLD芯片的逻辑代码中设定好的使能各管脚的顺序，依次使能各管脚；
[0021]电源供电使能单元当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。
[0022]进一步地，当需要对PCB板上不同芯片的上电顺序进行调整，通过更改CPLD芯片中各管脚使能顺序的逻辑代码即可。
[0023]进一步地，所述上电顺序控制单元通过CPLD芯片上计数器的计数来实现对管脚使能信号的延时输出，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。
[0024]与现有的技术方案相比，使用本发明后，可以在不增加上电顺序控制芯片和生产环节的情况下，实现多路电源上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整，简化设计和生产工序，降低产品成本。
【专利附图】
【附图说明】
[0025]图1是现有技术ISL8702芯片控制上电顺序的电路示意图。
[0026]图2是本发明控制多路电源上电顺序的方法流程示意图。
[0027]图3是CPLD芯片组成结构示意图。
[0028]图4是本发明利用CPLD芯片控制多路电源上电顺序的电路不意图。
[0029]图5是本发明控制多路电源上电顺序的装置示意图。【具体实施方式】
[0030]为了实现本发明目的，本发明采用的核心思想为:利用电子设备PCB板上的CPLD芯片(可编程逻辑芯片)上的空闲管脚和空闲逻辑编程资源来实现对多路电源的上电控制。具体地，当检测到系统上电时，所述可编程逻辑芯片默认与PCB板上各芯片二次供电电源相连的使能管脚无效，然后按照预定的芯片上电顺序依次使能所述管脚，进而使各路电源按照预定的上电顺序依次对PCB板上的各芯片进行二次电源供电。进一步地，所述各路电源上电间隔可以通过所述可编程逻辑芯片计数器来实现。通过本发明，可以在不增加专用上电顺序控制芯片和生产环节的情况下，实现多路电源的上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整。
[0031]为使本发明技术方案更加清楚和明白，以下结合本发明具体实施例加以详细说明。如图2所示，为本发明控制多路电源上电顺序的方法流程示意图。所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电。所述方法包括:
[0032]步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板上各芯片二次供电电源相连的使能管脚无效。
[0033]如图3所示，为CPLD芯片组成结构示意图。CPLD芯片是通用的可编程逻辑器件，主要由通用的IO管脚(图3所示外围部件)和可编程逻辑单元(图3所示的内部小方块)组成。其中IO管脚用于外部连线，可灵活配置输入输出类型；可编程逻辑单元是最小可用的逻辑组成部分，用于进行逻辑编程。完成PCB板必须的逻辑控制功能后，CPLD的IO管脚和可编程逻辑单元一般都会有空闲，本发明就是利用CPLD芯片的空闲管脚和空闲逻辑编程资源来实现对多路电源的上电顺序控制。
[0034]如图4所示，为本发明利用CPLD芯片的空闲管脚和空闲逻辑编程资源实现控制多路电源上电顺序的电路示意图。在该图中，为描述方便，仅示例性列举3路芯片的供电电路与可编程逻辑芯片管脚间的`连接关系，如果有多个芯片供电电源，则连接关系与图4类似。不得以此作为限缩本发明方案的范围。
[0035]为了实现本发明目的，本发明利用CPLD芯片的空闲IO管脚输出的信号作为PCB板上各芯片二次电源(图2中的DC-DC)的供电使能控制。其中，为各芯片进行二次电源供电的管脚使能控制要求基本类似:当EN为“O”表示为低电平，禁止芯片供电电源输出；当EN为“I”时表示高电平或“Z”高阻，芯片供电电源输出有效。优选地，本发明CPLD芯片输出的芯片二次电源供电使能信号(Vol_EN、Vo2_EN……VoN_EN)设定为2种状态:“0”低电平和“Z”高阻。当CPLD芯片管脚使能信号为“O”时，芯片二次供电电源不输出，当CPLD芯片管脚使能信号为“Z”时，由于有上拉电阻VIN的存在，芯片二次供电电源正常输出。
[0036]在本步骤中，当检测到系统上电时，所述CPLD芯片默认所有与芯片二次供电电源连接的使能管脚无效，即CPLD芯片上的空闲管脚输出信号设定为“0”，这样，系统上电后，由于所有的CPLD芯片管脚输出的芯片二次供电电源的使能信号Vol、Vo2……VoN均为“O”低电平，因此，所述芯片二次供电电源禁止电源输出，进而可以避免给二次电源芯片同时输出电源带来较大的电流冲击。
[0037]步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。
[0038]在本发明中，PCB板上各芯片的上电顺序具体可以根据电子设备实际的应用场景需要而定。具体地，当根据电子设备实际的应用场景确定了 PCB板上不同芯片负载所需电源的上电顺序后，直接在CPLD芯片的逻辑代码中按照PCB板上各芯片的上电顺序设定好各管脚的使能顺序。这样，CPLD芯片在系统上电后，就可以根据PCB板上各芯片的上电顺序，依次对各管脚进行使能，具体地，依次将各管脚电平设定为“Z”高电平，进而使各芯片供电电源完成对各芯片的二次电源供电。如果后续需要对PCB板上不同芯片的上电顺序进行调整，也只需要根据调整后的芯片上电顺序更改CPLD芯片中使能管脚顺序的逻辑代码即可，无须对PCB板进行重新设计或者更换专用的上电顺序控制芯片等。因此，与现有的方案相t匕，本发明方法不仅可以对上电顺序进行灵活调整，而且可以简化设计和生产工序，降低产品成本。
[0039]进一步地，为了实现对PCB板上各芯片上电的时间间隔进行调整，可以通过CPLD芯片计数器的计数来实现对CPLD芯片各管脚使能信号输出的延时。
[0040]具体地，CPLD芯片产生延时的使能信号的原理是通过外部OSC晶振产生各管脚的使能信号的不同延时。根据上电顺序要求将不同的上电延时信号分别分配给Vol_EN、Vo2_EN……VoN_EN信号，从而达到可编程逻辑芯片的上电顺序的时间间隔。如采用IKHZ的OSC(晶体振荡器)晶振，周期为lmS，V0l_EN编程为直接输出高电平，V02_EN OSC晶振计数5个周期后才输出高电平，Vo3_EN为OSC晶振计数10个周期后才输出高电平。则第I个芯片供电电源导通后，隔5ms后第2个芯片供电电源输出导通，再隔5ms后第3个芯片供电电源输出导通。如此，本发明就可以根据实际应用需要，可以任意调整不同使能控制信号间的延时时间，从而实现对不同负载芯片上电时间顺序的控制。
[0041]本发明同时提供了一种控制多路电源上电顺序的装置，其中所述装置应用于对电子设备PCB板上各芯片的二次电源供电的上电顺序进行控制，所述装置具体为CPLD芯片，包括:
[0042]上电检测单元，用于检测系统是否进行上电，当检测到系统上电时，所述装置默认与PCB板上各芯片二次供电电源相连的管脚无效。
[0043]上电顺序控制单元，用于根据预先设定的PCB板上各芯片电源的上电顺序依次使能各管脚。
[0044]电源供电使能单元，当接收到上电顺序控制单元使能各管脚的信号后，对与该管脚相连的芯片进行二次电源供电。
[0045]进一步地，所述PCB板上不同芯片的上电顺序，具体是通过如下方式来实现:
[0046]在CPLD芯片的逻辑代码中根据PCB板上不同芯片的上电顺序设定好使能各管脚的顺序；
[0047]所述上电顺序控制单元，根据CPLD芯片的逻辑代码中设定好的使能各管脚的顺序，依次使能各管脚；
[0048]电源供电使能单元当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。`
[0049]进一步地，当需要对PCB板上不同芯片的上电顺序进行调整，通过更改CPLD芯片中各管脚使能顺序的逻辑代码即可。
[0050]进一步地，所述上电顺序控制单元通过CPLD芯片上计数器的计数来实现对管脚使能信号的延时输出，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。[0051]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种控制多路电源上电顺序的方法，所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电，其特征在于，所述方法包括: 步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板各芯片二次供电电源相连的使能管脚无效； 步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。
2.如权利要求1所述的方法，其特征在于，所述步骤2中PCB板上各芯片的上电顺序根据电子设备上各芯片上电顺序实际的应用场景需要而定。
3.如权利要求2所述的方法，其特征在于，当根据电子设备实际的应用场景确定了PCB板上各芯片的上电顺序后，直接在CPLD芯片的逻辑代码中按照PCB板上各芯片的上电顺序设定好各管脚的使能顺序。
4.如权利要求3所述的方法，其特征在于，如果需要对PCB板上不同芯片的上电顺序进行调整，根据调整后的芯片上电顺序更改CPLD芯片中使能管脚顺序的逻辑代码。
5.如权利要求1所述的方法，其特征在于，所述方法还包括: 通过CPLD芯片计数器的计数来实现对CPLD芯片各管脚使能信号输出的延时，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。
6.一种控制多路电源上电顺序的装置，所述装置应用于对电子设备PCB板上各芯片的二次电源供电的上电顺序进行控制，其中所述装置具体为CPLD芯片，其特征在于，所述装置包括: 上电检测单元，用于检测系统是否进行上电，当检测到系统上电时，所述装置默认所有与PCB板上各芯片二次供电电源相连的使能管脚无效； 上电顺序控制单元，用于根据预先设定的PCB板上各芯片的上电顺序依次使能各管脚； 电源供电使能单元，当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。
7.如权利要求6所述的装置，其特征在于，所述PCB板上不同芯片的上电顺序，具体是通过如下方式来实现: 在CPLD芯片的逻辑代码中根据PCB板上不同芯片的上电顺序设定好使能各管脚的顺序; 所述上电顺序控制单元，根据CPLD芯片的逻辑代码中设定好的使能各管脚的顺序，依次使能各管脚； 电源供电使能单元当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。
8.如权利要求7所述的装置，其特征在于，当需要对PCB板上不同芯片的上电顺序进行调整，通过更改CPLD芯片中各管脚使能顺序的逻辑代码即可。
9.如权利要求6所述的装置，其特征在于，所述上电顺序控制单元通过CPLD芯片上计数器的计数来实现对管脚使能信号的延时输出，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。
【文档编号】G05B19/042GK103728896SQ201210383483
【公开日】2014年4月16日 申请日期:2012年10月10日 优先权日:2012年10月10日
【发明者】张弛 申请人:杭州华三通信技术有限公司