一种基于电流模的总线接收器的制造方法
【专利摘要】本实用新型提供一种基于电流模的总线接收器，所述总线接收器至少包括参考电压产生单元，用于产生总线信号的参考电压；第一电压电流转换单元，与所述参考电压产生单元相连，用于将所述参考电压转换成参考电流；第二电压电流转换单元，用于将接收的总线信号转换成总线信号电流；电流模比较单元，与所述第一电压电流转换单元以及所述第二电压电流转换单元相连，用于接收所述参考电流和所述总线信号电流，输出总线读取电压信号。所述总线接收器还包括总线信号滤波单元用于对接收的总线信号进行滤波处理。所述基于总线接收器还包括输出信号滤波单元用于接收所述总线读取电压信号并进行滤波调整。所述总线接收器具有低功耗、高抗EMI的性能。
【专利说明】一种基于电流模的总线接收器
【技术领域】
[0001]本实用新型涉及微电子与固体电子【技术领域】，特别是涉及一种基于电流模的总线接收器。
【背景技术】
[0002]随着电子技术的发展和在汽车电子领域的广泛应用，汽车电子化程度的提高，导致汽车电子零部件增多、控制更加复杂化。总线技术的出现，使得汽车内部分立电子系统可以形成一个统一的通信网路，从而减少线束，减轻汽车重量，降低油耗，增强模块间的通信能力，节省汽车成本。当前CAN总线在汽车总线中获得广泛应用，作为其辅助的低速总线一LIN总线，在车门、方向盘、座椅、空调、照明灯、湿度传感器、智能传感器、制动器等分布式控制领域得到广泛关注。车内及外部电子设备的增加，进一步加剧了恶劣的汽车电子环境(高温、高压、高EMI )，从而对汽车电子设备及汽车级芯片的EMC (Electro MagneticCompatibility,电磁兼容)性能提出更高的要求。
[0003]传统的LIN总线接收器，通常由滤波网络、电压模迟滞比较器、输出级构成，电压模比较器采用差分对形式的两级放大器实现。此结构主要有一下不足:1、为了获得较快的速度和精度，功耗较大；2、需要大量的高压管，占较大面积；3、差分对对单边EMI (ElectroMagneticInterference,电磁干扰)干扰具有先天的弱势。因此，传统的LIN总线接收器存在着功耗较大，抗EMI干扰能力差的问题。
实用新型内容
[0004]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种基于电流模的总线接收器，用于解决现有技术中总线接收器功耗大、抗EMI干扰能力差的问题。
[0005]为实现上述目的及其他相关目的，本实用新型提供一种基于电流模的总线接收器，所述总线接收器至少包括参考电压产生单元，用于产生总线信号的参考电压；第一电压电流转换单元，与所述参考电压产生单元相连，用于将所述参考电压转换成参考电流；第二电压电流转换单元，用于将接收的总线信号转换成总线信号电流；电流模比较单元，与所述第一电压电流转换单元以及所述第二电压电流转换单元相连，包括第一差模电流产生电路和第二差模电流产生电路构成的AB类输出电路，以及与所述AB类输出电路连接的反相器，用于接收所述参考电流和所述总线信号电流，从所述反相器输出总线读取电压信号。
[0006]优选地，所述参考电压产生单元包括电阻R3、电阻R4、电阻R5以及一个高压NMOS管，其中，所述电阻R3与所述电阻R4串联，所述电阻R4与所述电阻R5串联；所述高压NMOS管的漏极与所述电阻R4和所述电阻R5的连接的一端相连，所述高压NMOS管的漏极与所述电阻R4的另一端相连；在所述电阻R3与所述电阻R4之间输出所述参考电压。
[0007]优选地，所述第一电压电流转换单元包括一个电阻和一个高压PMOS管，所述高压MOS管的栅极接收所述参考电压，所述高压PMOS管的源极与所述电阻相连，所述高压PMOS管的漏极输出参考电流。[0008]优选地，所述第二电压电流转换单元包括一个电阻和一个高压PMOS管，所述高压MOS管的栅极接收所述总线信号电压，所述高压PMOS管的源极与所述电阻相连，所述高压PMOS管的漏极输出总线信号电流。
[0009]优选地，所述电流模比较单元中的所述第一差模电流产生电路用于接收所述参考电流和总线信号电流，当所述参考电流小于总线信号电流时，所述第一差模电流产生电路处于导通状态，当所述参考电流大于总线信号电流时，所述第一差模电流产生电路处于关断状态；所述第二差模电流产生电路用于接收所述参考电流和总线信号电流，当所述参考电流小于总线信号电流时，所述第二差模电流产生电路处于关断状态，当所述参考电流大于总线信号电流时，所述第二差模电流产生电路处于导通状态；所述反相器用于接收所述第一差模电流产生电路输出端与所述第二差模电流产生电路的输出端的连接点输出的比较结果电压信号，并将所述比较结果电压信号相位反转，输出总线读取电压信号。
[0010]优选地，所述第一差模电流产生电路包括NMOS管M1，NM0S管M2，NM0S管M6，NM0S管M7，NMOS管M8，NMOS管MlO，PMOS管Pl，PMOS管P3 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管M2的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极与所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P3的栅极相连，所述PMOS管Pl的源极与所述PMOS管P3的源极相连，所述PMOS管P3的漏极与所述NMOS管M7的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M8的栅极相连，所述NMOS管MlO的源极与所述NMOS管M8的源极相连，所述NMOS管M8的漏极与所述NMOS管M7的漏极相连；所述NMOS管M7的漏极与所述匪OS管M7的栅极相连，所述NMOS管M7的栅极与所述NMOS管M6的栅极相连，所述NMOS管M7的源极与所述NMOS管M6的源极相连，所述NMOS管M6的漏极为所述第一差模电流产生电路的输出端。
[0011]优选地，所述第二差模电流产生电路包括NMOS管Ml，NMOS管M3，NMOS管M4，NM0S管 M5，NMOS 管 M9，NMOS 管 M10，PMOS 管 P2，PMOS 管 P4，PMOS 管 P5，PMOS 管 P6 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M3的栅极相连，所述NMOS管Ml的源极与所述NMOS管M3的源极相连，所述NMOS管M3的漏极与所述NMOS管M4的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M9的栅极相连，所述NMOS管MlO的源极与所述NMOS管M9的源极相连，所述NMOS管M9的漏极与所述PMOS管P6的漏极相连，所述PMOS管P6的漏极与所述PMOS管P6的栅极相连，所述PMOS管P6的栅极与所述PMOS管P2的栅极相连，所述PMOS管P6的源极与所述PMOS管P2的源极相连，所述PMOS管P2的漏极与所述NMOS管M4的漏极相连；所述NMOS管M4的漏极与所述NMOS管M4的栅极相连，所述NMOS管M4的栅极与所述NMOS管M5的栅极相连，所述NMOS管M4的源极与所述NMOS管M5的源极相连，所述NMOS管M5的漏极与所述PMOS管P4的漏极相连，所述PMOS管P4的漏极与所述PMOS管P4的栅极相连，所述PMOS管P4的栅极与所述PMOS管P5的栅极相连，所述PMOS管P4的源极与所述PMOS管P5的源极相连，所述PMOS管P5的漏极为所述第二差模电流产生电路的输出端。
[0012]优选地，所述反相器包括一个NMOS管和一个PMOS管，所述比较结果电压输入到所述NMOS管的栅极，所述NMOS管的栅极与所述PMOS管的栅极相连，所述NMOS管的漏极与所述PMOS管的漏极的连接点为输出端。
[0013]优选地，所述基于电流模的总线接收器还包括总线信号滤波单元，所述总线信号滤波单元用于对总线信号进行滤波处理，并将处理后的总线信号输入到所述第二电压电流转换单元。
[0014]优选地，所述总线信号滤波单元包括一个电阻和一个电容，所述电阻的A端连接总线信号，所述电阻的B端连接所述第二电压电流转换单元；所述电容的A端与所述电阻的B端相连，所述电容的B端接地。
[0015]优选地，所述基于电流模的总线接收器还包括输出信号滤波单元，所述输出信号滤波单元接收所述电流模比较单元输出的所述总线读取电压信号并进行滤波调整，包括利用摆率受限将所述总线读取电压信号中由于干扰信号引入的窄脉冲信号噪声滤除。
[0016]优选地，所述输出信号滤波单元包括电流基准源IbiosO，NMOS管M12，NMOS管M13，NMOS 管 M14，NMOS 管 M15，NMOS 管 M16，NMOS 管 M17，PMOS 管 P8，PMOS 管 P9，PMOS 管 P10，电容C3，斯密特触发器，反相器；其中，所述电流基准源IbiosO连接到所述NMOS管M14的漏极，所述NMOS管M14的漏极与所述NMOS管M14的栅极相连，所述NMOS管M14的栅极与所述NMOS管M15的栅极相连，所述NMOS管M14的源极与所述NMOS管M12的漏极相连，所述NMOS管M12的漏极与栅极相连，所述NMOS管M12的栅极与所述NMOS管M13的栅极相连，所述NMOS管M12的源极与所述NMOS管M13的源极相连，所述NMOS管M12的栅极与所述NMOS管M16的栅极相连，所述NMOS管M12的源极与所述NMOS管M16的源极相连，所述NMOS管M16的漏极与所述NMOS管M17的源极相连；所述NMOS管M13的漏极与所述NMOS管M15的源极相连，所述NMOS管M15的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的源极与所述PMOS管P9的源极相连，所述PMOS管P8的栅极与所述PMOS管P9的栅极相连，所述PMOS管P9的漏极与所述PMOS管PlO的源极相连；所述总线读取电压信号与所述PMOS管PlO的栅极相连，所述PMOS管PlO的栅极与所述NMOS管M17的栅极相连，所述NMOS管M17的漏极与所述PMOS管PlO的漏极相连；所述电容一端与所述NMOS管M17的漏极相连，所述电容的另一端与所述NMOS管M16的源极相连；所述斯密特触发器的输入端与所述NMOS管M17的漏极相连，所述斯密特触发器的输出端与所述反相器的输入端相连，所述反相器的输出端为所述输出信号滤波单元的输出端。
[0017]如上所述，本实用新型的一种基于电流模的总线接收器，具有以下有益效果:所述总线接收器将信号从电压模转换为电流模领域，由于电流模比较器本身固有的宽带宽特性，可以在减少高压管的数量的同时，在速度、功耗及精度之间获得很好的折中，同时，所述总线接收器可以利用摆率受限消除由于部分信号带宽内的EMI干扰信号引入的窄脉冲信号。
【专利附图】
【附图说明】
[0018]图1显示为本实用新型基于电流模的总线接收器的模块结构示意图。
[0019]图2显示为本实用新型基于电流模的总线接收器的电路原理示意图A。[0020]图3显示为本实用新型基于电流模的总线接收器的电路原理示意图B。
[0021]图4显示为本实用新型基于电流模的总线接收器的差模电流与传输延时的关系示意图。
[0022]图5显示为本实用新型基于电流模的总线接收器在不同电压下的仿真结果图。
[0023]图6显示为本实用新型基于电流模的总线接收器在不同工艺角下的性能仿真结果图。
[0024]图7显示为本实用新型基于电流模的总线接收器在注入功率为5W但不同频率下的仿真波形图。
[0025]元件标号说明
[0026]I 基于电流模的总线接收器
[0027]11 参考电压产生单元
[0028]12 第一电压电流转换单元
[0029]13 总线信号滤波单元
[0030]14 第二电压电流转换单元
[0031]15 电流模比较单元
[0032]16 输出信号滤波单元
【具体实施方式】
[0033]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0034]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴
[0035]如图所示，本实用新型提供一种基于电流模的总线接收器1，所述总线接收器I至少包括参考电压产生单元11，第一电压电流转换单元12，第二电压电流转换单元14，电流模比较单元15，其中:
[0036]参考电压产生单元11，用于产生总线信号的参考电压。具体地，如图2所示，所述参考电压产生单元11通过电阻R3、电阻R4、电阻R5、高压NMOS管HVN构成的分压网络组成，其中，所述电阻R3与所述电阻R4串联，所述电阻R4与所述电阻R5串联；所述高压NMOS管的漏极与所述电阻R4和所述电阻R5的连接的一端相连，所述高压NMOS管HVN的漏极与所述电阻R4的另一端相连；在所述电阻R3与所述电阻R4之间输出所述参考电压Vref。高压NMOS HVNl的导通和关断可以提供不同的比较阈值V ref，实现比较器的迟滞效果，增强了比较器的抗EMI干扰能力。
[0037]第一电压电流转换单元12，与所述参考电压产生单元11相连，用于将所述参考电压转换成参考电流。具体地，如图2所示，所述第一电压电流转换单元12包括一个电阻RO和一个高压PMOS管HVPl，所述高压MOS管HVPl的栅极接收所述参考电压产生单元11的所述参考电压Vref，所述高压PMOS管的源极与所述电阻相连，所述高压PMOS管HVPl的漏极输出参考电流Iref。
[0038]第二电压电流转换单元14，用于将接收的总线信号转换成总线信号电流。具体地，如图2所示，所述第二电压电流转换单元14包括一个电阻Rl和一个高压PMOS管HVP2，所述高压MOS管HVP2的栅极接收所述总线信号电压Vbus-signal，所述高压PMOS管HVP2的源极与所述电阻RO相连，所述高压PMOS管HVP2的漏极输出总线信号电流Ibus-signal。
[0039]电流模比较单元15，与所述第一电压电流转换单元12以及所述第二电压电流转换单兀14相连,包括第一差模电流产生电路和第二差模电流产生电路构成的AB类输出电路，以及与所述AB类输出电路连接的反相器，用于接收所述参考电流和所述总线信号电流，从所述反相器输出总线读取电压信号。具体地，所述电流模比较单元15包括第一差模电流产生电路，第二差模电流产生电路，反相器。所述第一差模电流产生电路用于接收所述参考电流Iref和总线信号电流Ibus-signal，当所述参考电流Iref小于总线信号电流Ibus-signal时,所述第一差模电流产生电路处于导通状态，当所述参考电流Iref大于总线信号电流Ibus-signal时，所述第一差模电流产生电路处于关断状态。所述第二差模电流产生电路用于接收所述参考电流Iref和总线信号电流Ibus-signal,当所述参考电流Iref小于总线信号电流Ibus-signal时,所述第二差模电流产生电路处于关断状态，当所述参考电流Iref大于总线信号电流Ibus-signal时,所述第二差模电流产生电路处于导通状态。所述反相器用于接收所述第一差模电流产生电路输出端与所述第二差模电流产生电路的输出端的连接点输出的比较结果电压信号，并将所述比较结果电压信号相位反转，输出总线读取电压信号。
[0040]如图2所示，所述第一差模电流产生电路包括NMOS管M1，NM0S管M2，NM0S管M6，NMOS管M7，NMOS管M8，NMOS管M10，PMOS管Pl，PMOS管P3 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管M2的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极与所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P3的栅极相连，所述PMOS管Pl的源极与所述PMOS管P3的源极相连，所述PMOS管P3的漏极与所述NMOS管M7的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M8的栅极相连，所述NMOS管MlO的源极与所述NMOS管M8的源极相连，所述NMOS管M8的漏极与所述NMOS管M7的漏极相连；所述NMOS管M7的漏极与所述NMOS管M7的栅极相连，所述NMOS管M7的栅极与所述NMOS管M6的栅极相连，所述NMOS管M7的源极与所述NMOS管M6的源极相连，所述NMOS管M6的漏极为所述第一差模电流产生电路的输出端。进一步地，如图3所示，所述第一差模电流产生电路的所述NMOS管Ml、所述NMOS管M2的宽长比之比为1:1 ;所述匪OS管M6、所述NMOS管M7的宽长比之比为k:1，其中，k为大于I的任意值；所述NMOS管M8、所述NMOS管MlO的宽长比之比为1:1 ;所述PMOS管P1、所述PMOS管P3的宽长比之比为1:1。所述宽长比是指一个晶体管的尺寸参数W (宽)与L (长)的比值。
[0041]如图2所示，所述第二差模电流产生电路包括NMOS管Ml，NMOS管M3，NMOS管M4，NMOS 管 M5，NMOS 管 M9，NMOS 管 M10，PMOS 管 P2，PMOS 管 P4，PMOS 管 P5，PMOS 管 P6 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M3的栅极相连，所述NMOS管Ml的源极与所述NMOS管M3的源极相连，所述NMOS管M3的漏极与所述NMOS管M4的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M9的栅极相连，所述NMOS管MlO的源极与所述NMOS管M9的源极相连，所述NMOS管M9的漏极与所述PMOS管P6的漏极相连，所述PMOS管P6的漏极与所述PMOS管P6的栅极相连，所述PMOS管P6的栅极与所述PMOS管P2的栅极相连，所述PMOS管P6的源极与所述PMOS管P2的源极相连，所述PMOS管P2的漏极与所述匪OS管M4的漏极相连；所述NMOS管M4的漏极与所述NMOS管M4的栅极相连，所述NMOS管M4的栅极与所述NMOS管M5的栅极相连，所述NMOS管M4的源极与所述NMOS管M5的源极相连，所述NMOS管M5的漏极与所述PMOS管P4的漏极相连，所述PMOS管P4的漏极与所述PMOS管P4的栅极相连，所述PMOS管P4的栅极与所述PMOS管P5的栅极相连，所述PMOS管P4的源极与所述PMOS管P5的源极相连，所述PMOS管P5的漏极为所述第二差模电流产生电路的输出端。进一步地，如图3所示，所述第一差模电流产生电路的所述NMOS管Ml、所述NMOS管M3的宽长比之比为1:1 ;所述NMOS管M4、所述NMOS管M5的宽长比之比为1:k，其中，k为大于I的任意值；所述NMOS管M9、所述NMOS管MlO的宽长比之比为1:1 ;所述PMOS管P2、所述PMOS管P6的宽长比之比为1:1 ;所述PMOS管P4、所述PMOS管P5的宽长比之比为1:1。
[0042]如图2所示，所述反相器包括一个NMOS管Ml I和一个PMOS管P7，所述比较结果电压输入到所述NMOS管Mll的栅极，所述NMOS管Mll的栅极与所述PMOS管P7的栅极相连，所述NMOS管Mll的漏极与所述PMOS管P7的漏极的连接点为输出端。
[0043]如图2所示，电流模比较单元15中，NMOS管NMOS管Ml、NMOS管M3、NMOS管M4、NMOS 管 M5、NMOS 管 M9、NMOS 管 MlO 和 PMOS 管 PMOS 管 P2、PMOS 管 P4、PMOS 管 P5、PMOS 管P6构成第一差模电流产生电路，当Iref〈Ibus_signal时PMOS管P5导通，比较器输出高电平；NM0S 管 Ml、NMOS 管 M2、NMOS 管 M6、NMOS 管 M7、NMOS 管 M8、NMOS 管 MlO 和 PMOS 管 P1、PMOS管P3构成第二差模电流产生电路，当Iref>Ibus_signal时NMOS管M6导通，所述第一差模电流产生电路与所述第二差模电流产生电路的连接处输出低电平。由于PMOS管P5与NMOS管M6导通关断状态相反，从而构成AB类输出电路，静态功耗很低，增加NMOS管Ml I与PMOS管P7构成的反相器作为输出级，提高电流模比较器的驱动能力。
[0044]理论上不考虑传输延时的条件下电流模比较器精度很高，本实用新型中采用的电流模比较器的差模输入电流(Iref与Ibus_signal差的绝对值)与传输延时的关系如图3所示曲线，选择合适的电流范围可以实现LIN接收器在功耗与传输延时之间的折中，即根据实际设计需要从图3中可以找出所要求的传输延时对应的电流差值，通过选择合适的电阻R0、电阻Rl大小实现。。
[0045]所述基于电流模的总线接收器I还包括总线信号滤波单元13，所述总线信号滤波单元13用于对总线信号进行滤波处理，并将处理后的总线信号输入到所述第二电压电流转换单元14。具体地，如图2所示，所述总线信号滤波单13元包括一个电阻R2和一个电容Cl，所述电阻的A端连接总线信号Vbus-signal，所述电阻的B端连接所述第二电压电流转换单元14 ;所述电容Cl的A端与所述电阻R2的B端相连，所述电容Cl的B端接地。由电阻R2与电容Cl构成低通滤波器可以对总线信号Vbus-signal进行初级滤波处理，对总线信号带宽以外的EMI干扰噪声进行抑制。
[0046]所述基于电流模的总线接收器还包括输出信号滤波单元16，所述输出信号滤波单元16接收所述电流模比较单元15输出的所述总线读取电压信号并进行滤波调整，包括利用摆率受限将所述总线读取电压信号中由于干扰信号引入的窄脉冲信号噪声滤除。
[0047]具体地，如图2所示，所述输出信号滤波单元16包括电流基准源IbiasO，NMOS管M12, NMOS 管 M13，NMOS 管 M14，NMOS 管 M15，NMOS 管 M16，NMOS 管 M17，PMOS 管 P8，PMOS 管P9，PMOS管P10，电容C3，斯密特触发器，反相器；其中，所述电流基准源IbiosO连接到所述NMOS管M14的漏极，所述NMOS管M14的漏极与所述NMOS管M14的栅极相连，所述NMOS管M14的栅极与所述NMOS管M15的栅极相连，所述NMOS管M14的源极与所述NMOS管M12的漏极相连，所述NMOS管M12的漏极与栅极相连，所述NMOS管M12的栅极与所述NMOS管M13的栅极相连，所述NMOS管M12的源极与所述NMOS管M13的源极相连，所述NMOS管M12的栅极与所述NMOS管M16的栅极相连，所述NMOS管M12的源极与所述NMOS管M16的源极相连，所述NMOS管M16的漏极与所述NMOS管M17的源极相连；所述NMOS管M13的漏极与所述NMOS管M15的源极相连，所述NMOS管M15的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的源极与所述PMOS管P9的源极相连，所述PMOS管P8的栅极与所述PMOS管P9的栅极相连，所述PMOS管P9的漏极与所述PMOS管PlO的源极相连；所述总线读取电压信号与所述PMOS管PlO的栅极相连，所述PMOS管PlO的栅极与所述NMOS管M17的栅极相连，所述NMOS管M17的漏极与所述PMOS管PlO的漏极相连；所述电容C3 —端与所述NMOS管M17的漏极相连，所述电容C3的另一端与所述NMOS管M16的源极相连；所述斯密特触发器的输入端与所述NMOS管M17的漏极相连，所述斯密特触发器的输出端与所述反相器的输入端相连，所述反相器的输 出端为所述输出信号滤波单元的输出端。
[0048]所述输出信号滤波单元16主要有偏置电路、导通电流受限的反相器、电容、施密特触发器及反相器构成，利用摆率受限消除由于部分信号带宽内EMI干扰信号引入的窄脉冲信号，通过调整电容的充放电电流大小也可以适当的对信号上升/下降延时的不对称性进行修正。假设施密特触发器的高转换点电压为Vtlh，低转换点电压Vthl，对电容C3充、放电电流分别为Iup，Idown, VDD为低压电源，则对应的充放电时间可通过公式
tH- = ?。以及= (VDD-_”:<'3计算，因此脉冲宽度低于trise和tdown的毛
iupdown, J
，I CiOWfl
刺噪声可以被滤除。通常由于LIN总线信号边沿受到斜率控制和EMI干扰较严重，接收到的信号上升/下降沿时间延迟对称性会降低，可以通过适当调整Iup或Idown的电流改善。
[0049]所述基于电流模的总线接收器I的工作原理为:当总线信号VbUs_signal为隐性(高电平VS)时，经过所述总线信号滤波单元13进行低通滤波后，信号到达所述第二电压电流转换单元14中的高压PMOS管HVP2的栅端，PMOS管HVP2关断，流入所述电流模比较单元15中的NMOS管MlO的漏端电流Ibus_signal为零；由于所述参考电压产生单元11产生了参考电压Vref，故所述第二电压电流转换单元14中的PMOS管HVPl中有电流Iref从PMOS管HVPI的漏端流出，流入所述电流模比较单元15中的NMOS管Ml的漏端。由于Iref>Ibus_signal,流过 NMOS 管 M7 的电流为 Iref_Ibus_signal>0, NMOS 管 M6 导通，流入 NMOS 管 M4的电流为O，NMOS管M5，PM0S管P6关断，所述电流模比较单元15内部的所述第一差模电流产生电路与所述第二差模电流产生电路的连接处的输出为低电平，经所述电流模比较单元15内部的反相器构成的输出级，所述电流模比较单元15输出高电平；同理，当Vbus_signal为显性电平(低电平)时，Iref〈Ibus_signal,所述电流模比较单元15内部的所述第一差模电流产生电路与所述第二差模电流产生电路的连接处的输出输出为高电平，经所述电流模比较单元15内部的反相器构成的输出级，所述电流模比较单元15输出为低电平。所述电流模比较单元15输出信号经所述输出信号滤波单元16将由于信号带宽以内干扰信号产生的窄脉冲滤除，最终输出读取到的总线信号。
[0050]所述基于电流模的总线接收器I根据LIN2.1协议，在不同工作电压VS=18V，VS=13.5V, VS=7V下整体性能仿真波形如图4所示，相应的性能参数如图5所示。采用DPI (Direct PowerInjection,直接功率注入法)进行抗EMI测试，当注入功率为5W,工作电压为13.5V，传输信号频率为20Kbps时，分别在不同的频率freq=150KHz、freq=lMHz、freq=10MHz> freq=100MHz、freq=lGHz下测试接收器的抗EMI性能，结果如图6所示。
[0051]综上所述，本实用新型一种基于电流模的总线接收器具有低功耗、高抗EMI的性能，所述总线接收器将信号从电压模转换为电流模领域，由于电流模比较器本身固有的宽带宽特性，可以在减少高压管的数量的同时，在速度、功耗及精度之间获得很好的折中；同时，所述总线接收器可以利用摆率受限消除由于部分信号带宽内的EMI干扰信号引入的窄脉冲信号。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0052]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1.一种基于电流模的总线接收器，其特征在于，所述总线接收器至少包括: 参考电压产生单元，用于产生总线信号的参考电压； 第一电压电流转换单元，与所述参考电压产生单元相连，用于将所述参考电压转换成参考电流； 第二电压电流转换单元，用于将接收的总线信号转换成总线信号电流； 电流模比较单元，与所述第一电压电流转换单元以及所述第二电压电流转换单元相连，包括第一差模电流产生电路和第二差模电流产生电路构成的AB类输出电路，以及与所述AB类输出电路连接的反相器，用于接收所述参考电流和所述总线信号电流，从所述反相器输出总线读取电压信号。
2.根据权利要求1所述的一种基于电流模的总线接收器，其特征在于:所述参考电压产生单元包括电阻R3、电阻R4、电阻R5以及一个高压NMOS管，其中，所述电阻R3与所述电阻R4串联，所述电阻R4与所述电阻R5串联；所述高压NMOS管的漏极与所述电阻R4和所述电阻R5的连接的一端相连，所述高压NMOS管的漏极与所述电阻R4的另一端相连；在所述电阻R3与所述电阻R4之间输出所述参考电压。
3.根据权利要求1所述的一种基于电流模的总线接收器，其特征在于:所述第一电压电流转换单元包括一个电阻和一个高压PMOS管，所述高压MOS管的栅极接收所述参考电压，所述高压PMOS管的源极与所述电阻相连，所述高压PMOS管的漏极输出参考电流。
4.根据权利要求1所述的一种基于电流模的总线接收器，其特征在于:所述第二电压电流转换单元包括一个电阻和一个高压PMOS管，所述高压MOS管的栅极接收所述总线信号电压，所述高压PMOS管的源极与所述电阻相连，所述高压PMOS管的漏极输出总线信号电流。
5.根据权利要求1所述的一`种基于电流模的总线接收器，其特征在于:所述电流模比较单元中的所述第一差模电流产生电路用于接收所述参考电流和总线信号电流，当所述参考电流小于总线信号电流时，所述第一差模电流产生电路处于导通状态，当所述参考电流大于总线信号电流时，所述第一差模电流产生电路处于关断状态；所述第二差模电流产生电路用于接收所述参考电流和总线信号电流，当所述参考电流小于总线信号电流时，所述第二差模电流产生电路处于关断状态，当所述参考电流大于总线信号电流时，所述第二差模电流产生电路处于导通状态；所述反相器用于接收所述第一差模电流产生电路输出端与所述第二差模电流产生电路的输出端的连接点输出的比较结果电压信号，并将所述比较结果电压信号相位反转，输出总线读取电压信号。
6.根据权利要求5所述的一种基于电流模的总线接收器，其特征在于:所述第一差模电流产生电路包括 NMOS 管 Ml，NMOS 管 M2，NMOS 管 M6，NMOS 管 M7，NMOS 管 M8，NMOS 管 MlO，PMOS管Pl，PMOS管P3 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述匪OS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M2的栅极相连，所述NMOS管Ml的源极与所述NMOS管M2的源极相连，所述NMOS管M2的漏极与所述PMOS管Pl的漏极相连，所述PMOS管Pl的漏极与所述PMOS管Pl的栅极相连，所述PMOS管Pl的栅极与所述PMOS管P3的栅极相连，所述PMOS管Pl的源极与所述PMOS管P3的源极相连，所述PMOS管P3的漏极与所述NMOS管M7的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M8的栅极相连，所述NMOS管MlO的源极与所述NMOS管M8的源极相连，所述NMOS管M8的漏极与所述NMOS管M7的漏极相连；所述NMOS管M7的漏极与所述NMOS管M7的栅极相连，所述NMOS管M7的栅极与所述NMOS管M6的栅极相连，所述NMOS管M7的源极与所述NMOS管M6的源极相连，所述NMOS管M6的漏极为所述第一差模电流产生电路的输出端。
7.根据权利要求5所述的一种基于电流模的总线接收器，其特征在于:所述第二差模电流产生电路包括 NMOS 管 Ml，NMOS 管 M3，NMOS 管 M4，NM0S 管 M5，NM0S 管 M9，NM0S 管 M10，PMOS管P2，PMOS管P4，PMOS管P5，PMOS管P6 ;其中，所述参考电流输入到所述NMOS管Ml的漏极，所述NMOS管Ml的漏极与所述NMOS管Ml的栅极相连，所述NMOS管Ml的栅极与所述NMOS管M3的栅极相连，所述NMOS管Ml的源极与所述NMOS管M3的源极相连，所述NMOS管M3的漏极与所述NMOS管M4的漏极相连；所述总线电路信号输入到所述NMOS管MlO的漏极，所述NMOS管MlO的漏极与所述NMOS管MlO的栅极相连，所述NMOS管MlO的栅极与所述NMOS管M9的栅极相连，所述NMOS管MlO的源极与所述NMOS管M9的源极相连，所述NMOS管M9的漏极与所述PMOS管P6的漏极相连，所述PMOS管P6的漏极与所述PMOS管P6的栅极相连，所述PMOS管P6的栅极与所述PMOS管P2的栅极相连，所述PMOS管P6的源极与所述PMOS管P2的源极相连，所述PMOS管P2的漏极与所述NMOS管M4的漏极相连；所述NMOS管M4的漏极与所述NMOS管M4的栅极相连，所述NMOS管M4的栅极与所述NMOS管M5的栅极相连，所述NMOS管M4的源极与所述NMOS管M5的源极相连，所述NMOS管M5的漏极与所述PMOS管P4的漏极相连，所述PMOS管P4的漏极与所述PMOS管P4的栅极相连，所述PMOS管P4的栅极与所述PMOS管P5的栅极相连，所述PMOS管P4的源极与所述PMOS管P5的源极相连，所述PMOS管P5的漏极为所述第二差模电流产生电路的输出端。
8.根据权利要求5所述的一种基于电流模的总线接收器，其特征在于:所述反相器包括一个NMOS管和一个 PMOS管，所述比较结果电压输入到所述NMOS管的栅极，所述NMOS管的栅极与所述PMOS管的栅极相连，所述NMOS管的漏极与所述PMOS管的漏极的连接点为输出端。
9.根据权利要求1所述的一种基于电流模的总线接收器，其特征在于:所述基于电流模的总线接收器还包括总线信号滤波单元，所述总线信号滤波单元用于对总线信号进行滤波处理，并将处理后的总线信号输入到所述第二电压电流转换单元。
10.根据权利要求9所述的一种基于电流模的总线接收器，其特征在于:所述总线信号滤波单元包括一个电阻和一个电容，所述电阻的A端连接总线信号，所述电阻的B端连接所述第二电压电流转换单元；所述电容的A端与所述电阻的B端相连，所述电容的B端接地。
11.根据权利要求1所述的一种基于电流模的总线接收器，其特征在于:所述基于电流模的总线接收器还包括输出信号滤波单元，所述输出信号滤波单元接收所述电流模比较单元输出的所述总线读取电压信号并进行滤波调整，包括利用摆率受限将所述总线读取电压信号中由于干扰信号引入的窄脉冲信号噪声滤除。
12.根据权利要求11所述的一种基于电流模的总线接收器，其特征在于:所述输出信号滤波单元包括电流基准源IbiosO，NMOS管M12，NMOS管M13，NMOS管M14，NMOS管M15，NMOS管M16，NM0S管Ml7，PMOS管P8，PM0S管P9，PM0S管P10，电容C3，斯密特触发器，反相器；其中，所述电流基准源IbiosO连接到所述NMOS管M14的漏极，所述NMOS管M14的漏极与所述NMOS管M14的栅极相连，所述NMOS管M14的栅极与所述NMOS管M15的栅极相连，所述NMOS管M14的源极与所述NMOS管M12的漏极相连，所述NMOS管M12的漏极与栅极相连，所述NMOS管M12的栅极与所述NMOS管M13的栅极相连，所述NMOS管M12的源极与所述NMOS管M13的源极相连，所述NMOS管M12的栅极与所述NMOS管M16的栅极相连，所述NMOS管M12的源极与所述NMOS管M16的源极相连，所述NMOS管M16的漏极与所述NMOS管M17的源极相连；所述NMOS管M13的漏极与所述NMOS管M15的源极相连，所述NMOS管M15的漏极与所述PMOS管P8的漏极相连，所述PMOS管P8的源极与所述PMOS管P9的源极相连，所述PMOS管P8的栅极与所述PMOS管P9的栅极相连，所述PMOS管P9的漏极与所述PMOS管PlO的源极相连；所述总线读取电压信号与所述PMOS管PlO的栅极相连，所述PMOS管PlO的栅极与所述NMOS管M17的栅极相连，所述NMOS管M17的漏极与所述PMOS管PlO的漏极相连；所述电容一端与所述NMOS管M17的漏极相连，所述电容的另一端与所述NMOS管M16的源极相连；所述斯密特触发器的输入端与所述NMOS管M17的漏极相连，所述斯密特触发器的输出端与所述反相器的输入端相连，所述反相器的输出端为所述输出信号滤波单元的输出 端。
【文档编号】G05F1/10GK203595959SQ201320827806
【公开日】2014年5月14日 申请日期:2013年12月13日 优先权日:2013年12月13日
【发明者】张正民, 董春雷, 李建朋, 金星, 宁振球, 俞跃辉 申请人:中国科学院上海微系统与信息技术研究所