高精度基准电压源的制作方法
【专利摘要】本实用新型公开了高精度基准电压源，包括由PNP管Q1和Q2、电阻R1、R2、R3、R4、R5和R6、第一运算放大器OP1组成的带隙基准电压源电路，其特征在于：所述的带隙基准电压源电路与由NMOS管MN1、MN2、MN3、MN4、MN5组成的低温漂控制开关连接；带隙基准电压源电路的输出端与输出调整电路连接；输出调整电路包括第二运算放大器OP2，电阻R10、R11，电阻串序列R12，NMOS开关阵列MN6，NMOS开关阵列MN6为输出电压开关。该高精度基准电压源，在遇到失配、工艺偏差等非理想状况时，输出基准电压精度高，可以广泛应用于模数转换器、数模转换器等需要高精度基准电压的模拟电路。
【专利说明】高精度基准电压源
【技术领域】
[0001]本实用新型涉及一种基准电压源的改进，具体的说是一种高精度基准电压源。
【背景技术】
[0002]随着集成电路工艺的不断发展，以及电路系统结构的复杂化，对模数转换器、数模转换器、锁相环等模拟电路提出了更高的要求，高精度、高稳定性越来越受到重视，基准电压源是这些模拟电路的基本模块，其精度和稳定度直接关系到电路的工作状态和电路的性能，因此一个高精度的基准电压源是十分重要的。一个高精度基准电压源要求输出电压稳定，电源抑制比高，温度系数小。
[0003]目前常用的电压源是带隙基准电压源，如图2所示，采用双极型器件实现，包括PNP管Q1、Q2，电阻R1、R2、R3，运算放大器0P，其中，运算放大器OP包括第一输入端a、第二输入端b和输出端c，PNP管Ql、Q2的基极和集电极接地，PNP管Ql的发射极与电阻R3的负端连接，并同时与运算放大器OP的第一输入端a相连，PNP管Q2的发射极与电阻Rl的负端相连，电阻Rl的正端与电阻R2的负端和运算放大器OP的第二输入端b相连，运算放大器OP的输出端c与电阻R2的正端和电阻R3的正端相连。运算放大器OP工作于深度负反馈，使运算放大器OP的第一输入端a电压和第二输入端b电压相等，从而使流过电阻R2、R3的电流相等，通过公式计算就可以得到零温度系数的输出电压。但是在实际制造过程中，存在电路失配、工艺偏差等各种非理想状况，这些非理想状况会对电压源的输出电压和温度特性造成很大的影响，使其偏离设计值。因此，对于实际使用的带隙基准电压源，需要解决这些问题，保证带隙基准电压源的高精度特性和低温漂特性。
【发明内容】
[0004]本实用新型的目的在于提供一种解决传统带隙基准电压源电路失配、工艺偏差等各种非理想状况，实现高精度和低温漂的高精度基准电压源。
[0005]为了达到以上目的，本实用新型所采用的技术方案是:该高精度基准电压源，包括带隙基准电压源电路，所述带隙基准电压源电路包括PNP管Ql和Q2、电阻Rl、R2、R3、R4、R5和R6、第一运算放大器0P1，所述电阻R1、R3、R4、R5和R6串联，PNP管Ql的基极和集电极接地，PNP管Ql的发射极与电阻R6的负端相连；电阻R2的负端与PNP管Q2的发射极相连，作为所述带隙基准电压源电路的第二电压端b，PNP管Q2的基极与集电极接地；电阻R3的正端与电阻Rl的负端相连，作为所述带隙基准电压源电路的第一电压端a ;其特征在于:所述的电阻R4与NMOS管丽I并联，且NMOS管丽I的源极接电阻R4的负端，NMOS管丽I的漏极接电阻R4的正端；所述的电阻R5与NMOS管丽2并联，且NMOS管丽2的源极接电阻R5的负端，NMOS管丽2的漏极接电阻R5的正端；所述的电阻R6分别通过电阻R7、R8、R9与NMOS管MN3、MN4、MN5并联，且NMOS管MN3、MN4、MN5的源极均接电阻R6的负端，NMOS管MN3、MN4、MN5的漏极分别接电阻R7、R8、R9的负端；NM0S管MN1、MN2、MN3、MN4、MN5为低温漂控制开关；第一运算放大器OPl的输出端c与PMOS管MPl的栅极连接，电阻Rl的正端与电阻R2的正端、PMOS管MPl的漏极相连，PMOS管MPl的源极接电源端；所述的电阻Rl、R2的正端同时接输出调整电路。
[0006]本实用新型还通过如下措施实施:所述的输出调整电路包括第二运算放大器0P2、电阻RlO和R11、电阻串序列R12、NMOS开关阵列MN6 ;所述的第二运算放大器0P2的第一输入端d与所述带隙基准电压源电路中的电阻R1、R2的正端相连；所述的第二运算放大器0P2的输出端f与电阻RlO的正端相连，作为基准电压输出端g ;所述电阻串序列R12包括第一电压端h、第二电压端m ;所述NMOS开关阵列MN6包括第一电压端N1、第二电压端N2、输出端N3，电阻RlO的负端与所述电阻串序列R12的第一电压端h、所述NMOS开关阵列MN6的第一电压端NI相连，所述电阻串序列R12的第二电压端m与所述NMOS开关阵列MN6的第二电压端N2、电阻Rll的正端相连；电阻Rll的负端接地；所述电阻串序列R12的相邻电阻之间均通过所述NMOS开关阵列MN6的NMOS开关的源极与所述NMOS开关阵列MN6的输出端N3相连；所述NMOS开关阵列MN6中的所有NMOS开关的漏极连接到一起作为所述NMOS开关阵列MN6的输出端N3 ;所述NMOS开关阵列MN6的输出端N3与所述第二运算放大器0P2的第二输入端e相连；NM0S开关阵列MN6是输出电压控制开关。
[0007]本实用新型的有益效果在于:该高精度基准电压源，与现有技术相比，电路在遇到失配、工艺偏差等非理想状况时，输出基准电压精度高，可以广泛应用于模数转换器、数模转换器等需要高精度基准电压的模拟电路。
【专利附图】
【附图说明】
[0008]图1为本实用新型的电路原理示意图。
[0009]图2为目前常用的带隙基准电压源电路原理示意图。
[0010]图中:1、带隙基准电压源电路；2、输出调整电路。
【具体实施方式】
[0011]参照图1制作本实用新型。该高精度基准电压源，包括带隙基准电压源电路1，所述带隙基准电压源电路I包括PNP管Ql和02、电阻町、!?2、1?3、1?4、1?5和R6、第一运算放大器0?1，所述电阻1?1、1?3、1?4、1?5和R6串联，PNP管Ql的基极和集电极接地，PNP管Ql的发射极与电阻R6的负端相连；电阻R2的负端与PNP管Q2的发射极相连，作为所述带隙基准电压源电路I的第二电压端b，PNP管Q2的基极与集电极接地；电阻R3的正端与电阻Rl的负端相连，作为所述带隙基准电压源电路I的第一电压端a;其特征在于:所述的电阻R4与NMOS管丽I并联，且NMOS管丽I的源极接电阻R4的负端，NMOS管丽I的漏极接电阻R4的正端；所述的电阻R5与NMOS管MN2并联，且NMOS管MN2的源极接电阻R5的负端，NMOS管丽2的漏极接电阻R5的正端；所述的电阻R6分别通过电阻R7、R8、R9与NMOS管丽3、MN4、MN5并联，且NMOS管MN3、MN4、MN5的源极均接电阻R6的负端，NMOS管MN3、MN4、MN5的漏极分别接电阻R7、R8、R9的负端；NM0S管丽1、丽2、丽3、MN4、丽5为低温漂控制开关；第一运算放大器OPl的输出端c与PMOS管MPl的栅极连接，电阻Rl的正端与电阻R2的正端、PMOS管MPl的漏极相连，PMOS管MPl的源极接电源端；所述的电阻R1、R2的正端同时接输出调整电路2。
[0012]作为本实用新型的改进:所述的输出调整电路2包括第二运算放大器0P2、电阻RlO和R11、电阻串序列R12、NMOS开关阵列MN6 ;所述的第二运算放大器OP2的第一输入端d与所述带隙基准电压源电路I中的电阻Rl、R2的正端相连；所述的第二运算放大器OP2的输出端f与电阻RlO的正端相连，作为基准电压输出端g ;所述电阻串序列R12包括第一电压端h、第二电压端m ;所述NMOS开关阵列MN6包括第一电压端N1、第二电压端N2、输出端N3，电阻RlO的负端与所述电阻串序列R12的第一电压端h、所述NMOS开关阵列MN6的第一电压端NI相连，所述电阻串序列R12的第二电压端m与所述NMOS开关阵列MN6的第二电压端N2、电阻Rll的正端相连；电阻Rll的负端接地；所述电阻串序列R12的相邻电阻之间均通过所述NMOS开关阵列MN6的NMOS开关的源极与所述NMOS开关阵列MN6的输出端N3相连；所述NMOS开关阵列MN6中的所有NMOS开关的漏极连接到一起作为所述NMOS开关阵列MN6的输出端N3 ;所述NMOS开关阵列MN6的输出端N3与所述第二运算放大器0P2的第二输入端e相连；NM0S开关阵列MN6是输出电压控制开关，高温时，测量并记录所有低温漂开关控制信号对应的输出电压；低温时，测量并记录所有低温漂开关控制信号对应的输出电压；比较高温和低温条件下相同低温漂开关控制信号对应的输出电压，差值最小的低温漂开关控制信号作为芯片的低温漂开关控制信号，将其存入调整信号存储电路中；当需要调整输出电压时，通过调整所述输出调整电路的NMOS开关阵列MN6就可以得到需要的输出电压。
[0013]图2给出了一个目前常用的带隙基准电压源电路原理示意图。包括PNP管Q1、Q2，电阻R1、R2、R3，运算放大器0P，其中，运算放大器OP包括第一输入端a、第二输入端b和输出端c，PNP管Q1、Q2的基极和集电极接地，PNP管Ql的发射极与电阻R3的负端连接，并同时与运算放大器OP的第一输入端a相连，PNP管Q2的发射极与电阻Rl的负端相连，电阻Rl的正端与电阻R2的负端和运算放大器OP的第二输入端b相连，运算放大器OP的输出端c与电阻R2的正端和电阻R3的正端相连。
【权利要求】
1.高精度基准电压源，包括带隙基准电压源电路(1)，所述带隙基准电压源电路(1)包括PNP管Q1和Q2、电阻R1、R2、R3、R4、R5和R6、第一运算放大器0P1，所述电阻R1、R3、R4、R5和R6串联，PNP管Q1的基极和集电极接地，PNP管Q1的发射极与电阻R6的负端相连；电阻R2的负端与PNP管Q2的发射极相连，作为所述带隙基准电压源电路(1)的第二电压端b，PNP管Q2的基极与集电极接地；电阻R3的正端与电阻R1的负端相连，作为所述带隙基准电压源电路(1)的第一电压端a;其特征在于:所述的电阻R4与NMOS管丽1并联，且NMOS管丽1的源极接电阻R4的负端，NMOS管丽1的漏极接电阻R4的正端；所述的电阻R5与NMOS管丽2并联，且NMOS管丽2的源极接电阻R5的负端，NMOS管丽2的漏极接电阻R5的正端；所述的电阻R6分别通过电阻R7、R8、R9与NMOS管丽3、MN4、丽5并联，且NMOS管MN3、MN4、MN5的源极均接电阻R6的负端，NMOS管MN3、MN4、MN5的漏极分别接电阻R7、R8、R9的负端；NMOS管丽1、丽2、丽3、MN4、丽5为低温漂控制开关；第一运算放大器0P1的输出端c与PMOS管MP1的栅极连接，电阻R1的正端与电阻R2的正端、PMOS管MP1的漏极相连，PMOS管MP1的源极接电源端；所述的电阻R1、R2的正端同时接输出调整电路(2)。
2.根据权利要求1所述的高精度基准电压源，其特征在于:所述的输出调整电路(2)包括第二运算放大器0P2、电阻R10和R11、电阻串序列R12、NMOS开关阵列MN6 ;所述的第二运算放大器0P2的第一输入端d与所述带隙基准电压源电路(1)中的电阻Rl、R2的正端相连；所述的第二运算放大器0P2的输出端f与电阻R10的正端相连，作为基准电压输出端g ;所述电阻串序列R12包括第一电压端h、第二电压端m ;所述NMOS开关阵列MN6包括第一电压端N1、第二电压端N2、输出端N3，电阻R10的负端与所述电阻串序列R12的第一电压端h、所述NM0S开关阵列MN6的第一电压端N1相连，所述电阻串序列R12的第二电压端m与所述NM0S开关阵列MN6的第二电压端N2、电阻R11的正端相连；电阻R11的负端接地；所述电阻串序列R12的相邻电阻之间均通过所述NM0S开关阵列MN6的NM0S开关的源极与所述NM0S开关阵列MN6的输出端N3相连；所述NM0S开关阵列MN6中的所有NM0S开关的漏极连接到一起作为所述NM0S开关阵列MN6的输出端N3 ;所述匪OS开关阵列MN6的输出端N3与所述第二运算放大器0P2的第二输入端e相连；NM0S开关阵列MN6是输出电压控制开关。
【文档编号】G05F3/20GK204065900SQ201420541253
【公开日】2014年12月31日 申请日期:2014年9月22日 优先权日:2014年9月22日
【发明者】李启龙, 邱德华, 单来成, 尚绪树, 桑涛, 宋金凤 申请人:山东力创科技有限公司