一种计数型的特殊电源方案的制作方法

属于电子技术领域。

背景技术：

本发明是为本企业成果中的一种重要电路，该电路在电子电路中也有着广泛的用途。本发明是提出用集成电路组成的特殊电源。

例如，在遥控技术中。提高密级，是研究者一个很重要的关键点。现在先进的码是滚动码，其特点是地址码极多，且码在变换，所以比固定的码破解困难困难得多。仅管从理论上分析如果按滚动码所有的规律发射完毕，所需要破解的时间要千年以上，但是如果按随机的规律试探发射在理论讲仍存在着破解的概率。其原因是破解人所发射的信号时仍属滚动解码集成所具备的解码信号前提，只是众多码中的一位，概率很低罢了。因此要彻底杜绝在理论上的破解率，就是使破解人所发射的信号规律，不构成接收解码集成电路解码的前提。

因此本企业的设想是将解码集成电路从传统的一片变为一个新的解码单元，这个新单元的解码输出，必需要二次以上的多码信号，如果按常规的一次信号试探，因为不构成解码的前提，所以在理论上便做到了破解概率为零。按这个思路，要达到上述目的，这个新单元内必须要有多块解块集成电路，并进行这样的工作程序，用新单元中的每一块解码集成电路对应于一块发射中的一块编码信号，对应解码，然后将所有的解码集成电路的输出信号进行合成，所合成的信号才新单元的最后输出。再之后，所有解码集成电路自动对上次已接收的解码信号消除，即清零，以接收解码下次的信号。因此这种新单元中的解码集成电路必须要有以下几点性能：一是能自动消除上次解码后的输出信号，二是在自动消除上次解码后的信号之前应具备所有解码集成电路合成为最后信号的时间，三是解码集成电路应有较高的灵敏度。

但是目前解码集成电路产品均不符合这种新单元中所需要的要求，目前的解码集成电路的性能有两类，一类是非锁定型，一类是锁定型。

非锁定型解码集成电路虽能实现自动清零，但缺点一是灵敏度比锁定型相对要低，主要是体现在距离远的时候，也既是锁定型的集成电路在较远的距离内能收到信号，但是非锁定型却收不到信号。二是清零的时间太短，无法满足信号合成的时间。三是清零作用时间的长短无法调整，更无法满足在码为较多次时的合成。

锁定型解码集成电路虽然灵敏度高，而且满足合成信号的时间，但严重的情况是不能实现自动清零。

所以实现将一片的解码集成电路变为一个新的解码单元的设想，只能用现有的产品锁定型解码集成电路与一种特殊的电源配套而成，其目的使锁定型解码集成电路保证应有的优点，而弥补不能清零的缺陷。弥补的办法是，当完成信号的合成后，断掉解码集成电路的电源，让其原有记忆消失，清零。这个配套电源便是本发明，它不是一般的普通电源，而必须有以下特性：

1、必须在触发前后要完成三种程序：先是向负载提供电源，继而是关闭，再是又开通。

2、必须具有三个时间常数。其意义是第一时间常数是无穷大，以适应接收第一块解码集成的需要，第二时间常数用以满足合成第一解码集成到其它所有解码集成电路信号的需要，第三时间常数是合成信号完毕后，满足所有解码集成电路消除记忆即是清零的时间需要。而且后两种时间常数应方便可调。

3、开通电源的电压符合负载即是解码集成电路的需要，在关闭电源应满足消除记忆所必须的电压，即是最好为零。

4、电源的开通与关闭，及关闭与开通的过渡时间应很短暂，即应具有良好的开关特性，理论上开与关的时间涵数成方波状，这样才不当误接收解发射的编码信号。

5、这种电源应省电，自身基本上不消耗电流。

所以目前没有满足这样要求的现成产品，如果要进行设计也充满着难点，必须进行全面的创新。

技术实现要素：

本发明的目的一是，设计一种计数型的特殊电源方案，该方案具有多路控制端输入，能与多块解码集成电路配套使用而组成一种新的单元，该新单元实施后在解码时必须要接收到多次编码信号之后才有最后的解码输出，从而可杜绝一次解码输出的理论概率，大大地提高了破解的可能，从而与本企业已有成果配套。同时本发明也可用于电子线路的其它开发与应用。三是这种电路由门电路组成后，具有系列亮点。

本方案的措施是：

1、一种计数型的特殊电源方案由稳压单元；或门输入单元；辅助电源；时间单元；逻辑单元；功放单元共同组成。

其中：稳压单元是一个稳压电路。

或门输入单元是一个输入为多位的或门电路。

辅助电源单元是由两个门电路组成的一个首尾相互连接的电路，其中第一个门的输入端是辅助电源单元的第一输入端，第二个门的输入端有两位输入端，一位是第一个门的输出端，另一位是逻辑单元的第二输入端，第二个门的输出端是辅助电源单元的输出端。

时间单元是由计数器与外围件组成的电路。

逻辑单元是由两个非门电路串联而成的电路，其中第一个非门的输出端连接了第二个非门的输入端，第二个非门的输出端连接了第一个非门的输入端；其中第一个门的输入端是逻辑单元的第一输入端，第二个门的输入端是逻辑单元的第二输入端，第二个门的输出端是逻辑单元的输出端。

功放单元是由多个门并联而成，并联门的输入端是功放单元的输入端，并联的输出端是功放单元的输出端，也是本发明的最后输出端。

各单元相互的其连接方式是，用稳压单元的输入连接了系统电源，稳压单元的输出端连接了本发明中集成电路的电源端，用或门电路的多位输入端连接了前级控制源的多位控制输出端，或门的输出端连接了辅助电源单元的第一输入端，辅助电源单元的输出端连接了两路，第一路连接了时间单元中计数器的电源端。第二路输出连接了一个时间单元中计数器的微分电路的输入端，微分电路的输出端触发了计数器的清零端。计数器中的一位输出端触发逻辑单元的第一输入端。

用时间单元的中的计数器中的一位输出端与计数器前输出端组成了译码电路，其译码电路有两路输出，第一路触发了逻辑单元中的第二输入端。第二路触发了辅助电源单元第二输入端。

用逻辑单元的输出端连接了功放组合门的输入端，功放组合门的输出端是本发明的输出端。

2、一种计数型的特殊电源方案的一种连接方式是，稳压单元由三端集成电路与接地支路，三端上偏电阻共同组成，连接的方式是三端集成电路的输入端连接在系统的电源端上，三端集成电路的输出端连接在所有集成电路的电源进线端头上，三端集成电路的接地端连接接地支路到地，接地支路是由电阻与二极管串联组成的电路，接地支路靠二极管正极的一端连接在三端集成电路的接地端上，接地支路靠二极管负极的一端连接在地线上。用一只电阻即是三端上偏电阻的一端连接在三端集成电路的输出端与接地端之间，或门输入单元是由数只二极管组成，数只二极管的负极连接在一起，成为或门的输出端，二极管的正级连接上级即是控制源的输出，或门的输出端连接了辅助电源单元的第一位输入端，辅助电源单元是由两个门的输出端分别串联了一只电阻后，然后相互组成了一个首尾相互连接的电路，其中辅助电源第一门的输入端是辅助电源单元的第一输入端，第二个门的输入端是辅助电源单元的第二输入端，辅助电源第二门的输出端是辅助电源单元的输出端。辅助电源单元的输出端连接了两路，第一路连接了时间单元的中的计数器的电源端。第二路输出连接了一个微分电路的正极，微分电容的负极为两路，其中一路连接的一个二极管即是隔离二极管的正极，隔离二极管的负极，连接了计数器的清零端，第二路是连接了放电二极管到地线，时间单元由计数器与外围件组成的电路共同组成：计数器的第n位输出端连接了两路，其中第一路串联了一只二极管即第一隔离二极管的正极，第一隔离二极管的负极连接了逻辑单元中的第一输入端，第二路串联了一只电阻即译码电阻的一端，译码电阻的另一端连接了一只二极管即译码二极管的正极，译码二极管的负极连接在计数器的第n位输出端的前位输出端上，译码二极管的正极是译码电路的输出，译码电路的输出连接了两路，一路连接经过第三隔离二极管连接辅助电源第二门的输入端，另一路经过第二隔离二极管连接逻辑第一门的输入端，逻辑单元是两个门的输出端分别串联了一只电阻后，然后相互组成了一个首尾相互连接的电路，其中逻辑第一门的输入端是逻辑单元的第一输入端，第二个门的输入端是逻辑单元的第二输入端，逻辑第二门的输出端是逻辑单元的输出端，逻辑初始微分电容的一端接三端集成电路的输出端，逻辑初始微分电容的另一端为两路，一路接初始放电二极管到地线，另一路接初始隔离二极管到逻辑第一门的输入端。

对以上措施的意义进一步解释如下：

一、如技术背景所述，由于本发明的目的是，与多块解码配套后，成为具有多次解码后才有输出的功能，所以本发明的多种程序的意义是，第一程序是向新单元内的所有解码集成电路有电源以保持在常态下接收发射来的信号解码。第二程序是在第一块解码集成电路接收到信号后，起动第一时间常数的延时，其一目的是以保证所有的解码集成电路在延时内都能收到信号，其二目的是保证所有解码集成电路的输出信号有时间进行合成，由于合成的方法很多，有的时间稍长一些，但是能产生更好的性能，有的合成不需要时间，但性能更差一些，但本发明设计第一时间常数的延时的电路是针对各种情况都进行了考虑，有广泛的适用性。第三程序是待所有集成电路的解码信号合成后，关闭电源，让所有解码集成电路消除记忆即实行清零，这里设定有第二时间常数的目的是，这个时间能对各类型的解码集成电路都能清零。第四程序是，经过第二时间常数的关闭而各解码完全清零完毕后，再开启电源，让所有解码集成电路准备下次信号的接收与解码，所以本发明的所有措施都是为上述的目的而服务的。

二、形成多种程序的工作原理。

其原理是假定负载为多块解码集成电路，所以本发明的连线方式是，用本发明的输出连接了多块解码集成电路的电源端，本发明的稳压单元的输入端连接了电源，每块解码集成电路的输出端别分连接了本发明的或门电路中的一位二极管正极。所以多块解码集成电路的输出端（如图2中的2.1，2.2，2.3，2.4）又成为了本发明中起动的控制源。其输出单元由门并联而成，并联后的门有较大功率，由于负载是是解码集成电路，这种集成电路耗电省，可以胜任，功放组成门还可以视负载而由更多的门或扩展器组成。

通电时，以图2的线路说明，三端集成稳压输出电源，通过初始微分电容（图2中5.11）；初始放电二极管（图2中5.12），5.13、初始隔离二极管（图2中5.13）的作用，也因为逻辑隔离电阻（图2中5.2）的作用，所以逻辑单元逻辑第一门（图2中5.1）输入端为高位，所以功放组合门（图2中6.2）输出端为高位，向负载解码集成电路提供电流。

当多个控制源之一有输入信号时，辅助电源第一门（图2中3.1）输入端即有高位信号，所以辅助电源第二门（图2中3.2）的输出端有高位信号输出，产生两种效果一是向计数器提供电源，让计数器工作。二是让计数器清零。经过一定时间后，计数器集成电路第n位输出端（图2中4.8）有输出，使逻辑第二门（图2中5.3）输入端为高，从而导致功放组合门的输出为低，因而不能向负载提供电源。经过另一定时间后，由计数器的译码电路（由图2中译码电阻与译码二极管共同组成，原理后面将介绍），输出高位信号，产生两种效果，一是导致使逻辑第一门（图2中5.1）输入端为高位，从而逻辑第二门（图2中5.3）输出端又为高位，恢复向负载提供电源，同时辅助电源第二门（图2中3.2）输入为高位，输出端为低位，计数器停止工作。所以本发明实现了三种工作程序。

这里应说明的是，图2中的3.4的二极管串联支路即名第三隔离二极管，即起了隔离作用，又起了门坎作用。第二隔离二极管（图2中4.92）二极管也起了隔离与门坎双重作用，但是由于第三隔离二极管的门坎值高于第三隔离二极管的门坎值，所以当计数器译码电路有输出时，必定是逻辑单元两门先动作，然后才是辅助电源门动作，计数器失电，所以保证了整体线路的逻辑正确。

三、第一与第二时间常数单元的意义与特点。

由于第一时间常数的意义是常态下到第一块解码集成接收到信号的时间，该时间为无穷大，并延长到所有解码集成电路收到信号为此。第二时间常数从第一块解码集成收到信号开始到其它解码集成电路都共同收到信号，以及各解码信号合成的时间，由于合成的方法很多，有的需要时间长，但效果好。有的方法所需时间短，但效果相对差，所以第二时间很重要，而且还必需能灵活调整。本发明的第二时间常数的数值也是计数器有电开始工作直到计数器到第n位输出端有高位输出的这段时间。其原因是当计数器工作时，第n位输出端无高位输出时，所以逻辑两门维持现状，功放组合门为高位，当经过一定时间后，第n位输出端有高位输出，逻辑门翻转，功放组合门为低位，不向负载提供电源。

其特点一是该时间常数可调点多，所以很容易调成的所需值，其原因一是可利用计数器第n位的前后输出端可调，其原因二是可用频率电容（图2中4.4）灵活可调，其原因三是频率电阻（图2中4.5）灵活可调。

其特点二在每次计辅助电源开始向计数器提供电源时，均对计数器的清零端进行了清零，从而保证了计数器工作均处于清零状，因而保证了计数器的输出均为定值。清零电路由微分电容（图2中4.1），放电二极管（图2中4.11），清零端隔离二极管（图2中4.2），微分电阻（图2中4.3）共同组成。应说明的一是，零位电阻（图2中4.3）有两重功能，一是当清零端无电压时，因为有该电阻的存在，使该端即清零端（图2中4.31）成为了低位，从而使计数器正常工作，当有高位时，使该端即清零端成为了高位，从而使计数器处于清零状态。二是当按教科书的常规微分电路中，放电二极管（图2中4.11）应为微分电阻，但因为零位电阻可以成为微分电阻的功能，加之清零端隔离二极管（图2中4.2）的存在，所为设计为放电二极管后，大大提升了微分电容放电恢复的速度，因为放电二极管内阻极小，远远小于电阻，此时的电容的放电回路是从微分电容的正极经过辅助电源二门（图2中3.2）的输出端（放电时为低位）到地，再经过放电二极管（图2中4.11）回到电容的负极。

其特点三是如果延时电容采用电容串联组成的无极电容，如图3所示，可以进一步减少电容的漏电系数，提高了时间常的性能。

四、第三时间常数说明。

第三时间常数的时间是负载解码集成电路消除记忆即清零所需的最小时间，既是能保证解码集成电路的可靠消除记忆即清零的最少时间。由于各类集成电路的性能存在着差别。所需的时间不一致，所以这个时间很重要，而且需要能灵活调整。在本发明中第二时间常数就是这个时间就是计数器第n位输出起到译码输出的时间。其原因是，当计数器的第n位有输出时逻辑门翻转，导致功放组合门为低位，不向外输出电源，而当译码电路有高输出时，再次导致逻辑门翻转，继而导致功放组合门恢复为高位，向外提供电源。

译码电路路由译码电阻（图2中4.9）与译码二极管（图2中4.91）共同组成。形成的原理是，按计数器的输出的规律，当计数器第n位输出为高位后，当译码二极管（图2中4.91）的负极所连接的一端，还在不停的高位低位不断变化，如果为低时，译码二极管的正极被钳位，只能输出输出0.4伏，当负极所接的输出端为高位时，译码二极管输出为高位，由译码电阻输出高位能量。所以调节第二时间常数的方法一是，可以将译码二极管的负极接在第一位或第二位或其它位上来选择，二是也可以调节频率电容(图2中4.4)，或频率电阻(图2中4.5)的数值来解决。

为减少电容的漏电，本发明的措施是将频率电容由一只变为了两只，如图3中的4.4与4.41所示，可大大提升电容性能，从而使振荡更稳定。

五、稳压电源的意义及特点。

该部分是所有工作电源之来源，有的集成电路要求高，（例如有的解码集成电路的电压值就要求很精准）所以对电源有特定的要求，而本单元一是采用了三端集成，所以有着优良的性能这是第一特点，第二特点是可以根据形成中调，所形成的电路即是图2中1.3所示的串联的二极管，因为一个二极管为0.7伏，可以根据所需的调整电压决定二极管的个数，此法调试简单精准，便于生产。第三特点是具有小调，该电路由图2中1.2与1.4即稳压小调与稳压上偏分压而成。利用稳压小调与稳压上偏形成分压，可以调整0.7伏以下的电压。由于上述的原因，本措施的适应面宽，可以适用于需求不同电压的负载。

六、功放单元与前后两级的配合特点说明。

功放单元起了双重功能，一是功放作用，为后级负载提供了功率。二是成为了前后两级中的一种优良的接口联系作用，此结构对前级非门有良好的跟随作用，二是为多门并联比单门输出功率大，三是此门与前级非门型号相同，便于生产，线路精简。

本发明实施后有以下突出的优点：

1、当它与多块解码集成电路配合时，能产生一种新型的接收解码单元，而这种新型的解码单元具有以下特点：

（1）、当新型的接收解码单元中的解码集成电路为普通的固定码时，（如2272）其密码等级将大大提升，由于这种单元含有两块以上的解码集成电路，所以码的数字值将及大地提高，重要的是将解码的输出变成了两次以上的编码信号，所以按现在传统的解码一次信号，不可能破解，在理论上将会杜绝破解的可能性。由于普通的固定码时，（如2272）即有价格低廉的优势，而与本发明配套后又具有高密级的特点，所以意义大。

（2）、本发明也可以与滚动解码集成电路配套，这样的效果，即具有滚动解码片的所有优势，又具有二次以上解码的特点，所以形成一种超强的解码单元，作案者是用任何方法难以破解的。

（3）、本措施中因为采用了或门输入单元，所以可以实现两块解码集成组成的二次接收，也可以实现三解码集成组成的三次接收，及更多次的接收空间。成为了一种提高密级的重要研究方向，这种重要研究方向，与滚动码码类的方向形成两个重要的两个方面，滚动码虽然码多且变换，但不足是在理论上有破解的概率，而这种不足恰恰能被本措施弥补。

2、具有多点优良的性能。

（1）、本措施及接收成果的结合体有系列突出的优点，一是解码集成有很高的接收灵敏度，即是在载波信号较弱时，均能解出信号。这是用其它的方法难以实现的。二是可以与任何集成电路的解码集成配套。三是线路可靠，触发灵敏度高，解码集成有输出，均能可靠触发。

（2）、第二时间常数可以做调得很宽，而且性能稳定，因为这是采用计数器延时特有的优势，这两点是用阻容作时间常不可能做到的。

(3)、电压适应面较宽宽，其原因本发明的集成电路选用了cms类，该类集成电路的电压是3---18伏，所以稳压电源可以调整到3---18伏，所以对负载的适应面宽。

（4）、能方便地调整第二与第三时间常数，可以采用输出端的前后端调整，也可以调整频率电容与频率电阻的数值来实现。

（5）、稳压电源的电压灵活可调，具有大调，中调，小调三种方式，所以适合各类解码集成电路电压，因而负载适应所有类型的解码集成电路。

（6）、开关特性好。不仅通与断可靠。重要的是开通与断关的过渡时间短。其原因是逻辑单元，采用了反馈电路，计数器的输出端也具有优异的性能，因而开关的变化是陡峭的，其好处是，在接收多码的过程时，时间是十分宝贵的，开关特性迅速可以避免信号的流失，同时在断开时电源时，功放组合门输出端为低位，完全满足消除记忆的需要。

（7）、本发明未采用继电器，所以自身用电省，十分适合电子电路。

3、线路简单，调整方便，易于批量生产。

4、适合于其它广大的无线电技术线路中的应用。

附图说明

图1是一种计数型的特殊电源方案方框图。

图中：1、稳压单元；2、或门输入单元；3、辅助电源；4、时间单元；5、逻辑单元；6、功放单元；7、所带的负载解码集成电路；9、门电路的集成电路；9.1、门电路的集成电路的电源端头。

图2是一种计数型的特殊电源方案元件图。

图中：1.1、三端集成电路；1.4、稳压上偏；1.3稳压中调；1.2、稳压小调；2.1、或门输入单元的一位输入；2.2、或门输入单元的第二位输入；2.3、或门输入单元的第三位输入；2.4、或门输入单元的第四位输入；3.1、辅助电源第一门；3.2、辅助电源第二门；3.3、辅助电源隔离电阻；3.4、第三隔离二极管；4.1、微分电容；4.11、放电二极管；4.2、清零端隔离二极管；4.3、零位电阻；4.31、计数器清零端；4.4、频率电容；4.5、频率电阻；4.6、保护电阻；4.7、计数器集成电路；4.8、计数器集成电路第n位输出端；4.81、第一隔离二极管；4.9、译码电阻；4.91、译码二极管；4.92、第二隔离二极管；5.1、逻辑第一门；5.11、初始微分电容；5.12、初始放电二极管，5.13、初始隔离二极管；5.2、逻辑隔离电阻；5.3、逻辑第二门；6.2、功放组合门；7、所带的负载解码集成电路；9、门电路的集成电路；9.1、门电路的集成电路的电源端头。

图3是频率调整的无极电容及译码单列图。

图中；3.1、辅助电源第一门；3.2、辅助电源第二门；3.3、辅助电源隔离电阻；4.1、微分电容；4.11、放电二极管；4.2、清零端隔离二极管；4.3、零位电阻；4.4、频率电容；4.41、新增的频率电容二；4.5、频率电阻；4.6、保护电阻；4.7、计数器集成电路；4.71、计数器集成电路电源输入端；4.72、计数器集成电路第一位输出；4.73、计数器集成电路第二位输出；4.8、计数器集成电路第n位输出端；4.9、译码电阻；4.91、译码二极管。

具体实施方式

图1、2、3共同描述了一种瞬态式关闭电路的一种实例。这里假定本发明只有两块解码集成电路。

一、选件：或门输入单元，选用二极管组成；门电路选用4069；计数器选用4060；三端集成稳压电路选用78系列；所有二极管选用面结合型二极管，电容选用漏电系数小的种类，阻件无特殊要求。

二、焊接。

如图1与图2或图3的方式进行焊接。在本实施实例中，只采用两块解码集成电路。

三、检测与调整。

将两块解码集成电路的一个输出连接在由二极管组成的或门中的其中两只二极管的正极上。

1、检查三种程序的逻辑。

用万用表的黑表笔接地线，红表笔测试的输出，在未启动编码发射时，功放组合门（图2中6.2）为高位。

在启动编码发射后，功放组合门（图2中6.2）、为高位。一定时间之后变为低位，在低位为一定时间后。再之后又为高位。

如果通电时功放组合门就为零，则是初始微分电容，（图2中5.11）初始放电二极管（图2中5.12），初始隔离二极管脱焊或焊错。

如果功放组合门延时后不为零，则是第一隔离二极管（图2中4.81）焊错或脱焊。

如果功放组合门延时后为零，但不再为高位，则是第二隔离二极管（图2中4.92）焊错或脱焊。

2、调整输出电压。

用电压表红表笔接功放组合门输出，黑表笔接地。

首先确定三端集成稳压电路的基本电压。使稳压输出为所需的电压值，如果三端集成输出满足负载要求，（此时如三端稳压集成电路输出为5伏，负载解码集成电路也只需要5伏）。则取消稳压中调与小调。具体方法是不焊接稳压上偏（图2中，1.4），而直接将三端集成电路的接地端对地短路。

如果不符合要求，则在三端集成稳压电路的基础上，调整稳压中调（图2中1.3）与稳压小调（图2中1.2），方法是中调的二极管每只为0.7伏，增加一只则输出电压增加0.7伏，稳压小调的电阻值越大所输出的电压越高，反之越低，用稳压小调可以调整0.7伏以下的电压。

如负载需要9.5伏，则首先定稳压大调为7808，输出为8伏，则稳压中调为两个二极管（电压为1.4伏），稳压小调近似调为0.1伏左右。

3、调整时间常数。

该常数主要是所有解码集成电路输出信号的合成时间，由于合成的方法很多，差异很大，所以需要调试。

（1）、调整第二时间常数即是调整功放组合门为零时的延时时间。

a、用电压表正极接功放组合门的输出，负极接地。通电，并让或门有输入，此时用秒表没测定功放组合门为零的时间，如果时间过短，方法一是移动计数器集成电路第n位输出端（图2中4.8）的位置。向后级移动则时间变长，反之为变短。方法二，调整频率电容（图2中4.4）或频率电阻（图2中4.5）的数值，其规律是值越大，时间越长，反之越短。

（2）、调整第三时间常数。

该常数主要是决定解码集成电路消除记忆即清零所需的时间，时间过短，有的集成电路清零不可靠，过长影响下次的接收。

调试的方法一是，调整频率电容（图2中4.4）或频率电阻（图2中4.5）的数值，其规律是值越大，时间越长，反之越短；方法二是调整译码二极管负极连接计数器输出端的位置，向前移则时间越短，反之越长。