1.一种转换器，包括：
放大器，具有第一输入端子和第二输入端子以及输出端子，所述第一输入端子被配置成接收参考电压；
电阻器阵列，被配置成生成调谐电压；以及
第一多个开关，耦合至所述放大器的所述第二输入端子和所述电阻器阵列，所述第一多个开关被配置成通过选择所述电阻器阵列中的至少一个电阻器以连接至所述放大器的所述第二输入端子来调节所述放大器的增益。
2.根据权利要求1所述的转换器，还包括：
第一晶体管，具有栅极端子、源极端子和漏极端子，
其中所述放大器的所述输出端子耦合至所述晶体管的所述栅极端子。
3.根据权利要求2所述的转换器，其中所述第一晶体管是p型金属氧化物半导体场效应(PMOS)晶体管。
4.根据权利要求3所述的转换器，还包括：
第二多个开关，耦合至所述第一多个开关和所述PMOS晶体管的所述漏极端子。
5.根据权利要求4所述的转换器，其中所述第二多个开关被配置成将所述电阻器阵列中的至少一个未被选择的电阻器短接至所述第一晶体管的所述漏极端子。
6.根据权利要求4所述的转换器，其中所述第一多个开关和所述第二多个开关被同步操作。
7.根据权利要求4所述的转换器，其中所述第一多个开关和所述第二多个开关被配置成对所述电阻器阵列编程，以在所述放大器的所述第二输入端子处提供第二电压。
8.根据权利要求7所述的转换器，其中所述放大器的所述第二输入端子处的所述第二电压使能所述放大器以调节流经所述第一晶体管的电流。
9.根据权利要求1所述的转换器，其中所述放大器的所述第一输入端子是正输入端子并且所述第二输入端子是负输入端子。
10.根据权利要求1所述的转换器，其中所述电阻器阵列中的至少一个所选择的电阻器到所述放大器的所述第二输入端子的连接被配置为开路端子，以使流出或流入所述第一多个开关的电流最小化。
11.根据权利要求1所述的转换器，还包括：
被配置成生成输出电流的调谐电流数模转换器；
被配置成接收并且比较所述调谐电流和所述输出电流的比较器。
12.一种装置，包括：
用于比较分别在第一输入端子和第二输入端子处接收的第一信号和第二信号的部件，其中所述第一信号是参考电压；以及
用于选择电阻器阵列中的至少一个电阻器并且将所述至少一个电阻器耦合至用于比较的部件的所述第二输入端子的部件。
13.根据权利要求12所述的装置，还包括：
具有栅极端子、源极端子和漏极端子的用于发起电流的部件，
其中所述用于发起电流的部件的所述栅极端子耦合至所述用于比较的部件。
14.根据权利要求13所述的装置，还包括：
用于将所述电阻器阵列中的至少一个未被选择的电阻器短接至所述用于发起电流的部件的所述漏极端子的部件。
15.根据权利要求14所述的装置，其中用于选择和耦合的部件以及用于短接的部件被同步操作。
16.根据权利要求14所述的装置，其中用于选择和耦合的部件以及用于短接的部件被配置成对所述电阻器阵列编程，以在所述用于比较的部件的所述第二输入端子处提供第二电压。
17.根据权利要求16所述的装置，其中所述用于比较的部件的所述第二输入端子处的所述第二电压使能所述用于比较的部件以调节流经所述用于发起电流的部件的电流。
18.一种方法，包括：
比较分别在放大器的第一输入端子和第二输入端子处接收的第一信号和第二信号，其中所述第一信号是参考电压；以及
选择电阻器阵列中的至少一个电阻器并且将所述至少一个电阻器耦合至所述放大器的所述第二输入端子。
19.根据权利要求18所述的方法，还包括：
使用具有栅极端子、源极端子和漏极端子的晶体管发起电流，
其中所述晶体管的所述栅极端子耦合至所述放大器的输出端子。
20.根据权利要求19所述的方法，还包括：
使用多个短路开关将所述电阻器阵列中的至少一个未被选择的电阻器短接至所述晶体管的所述漏极端子。
21.一种电压到电流转换器，包括：
放大器，具有正输入端子和负输入端子以及输出端子，所述正输入端子被配置成接收参考电压；
被配置成生成调谐电压的第一电阻器、第二电阻器、第三电阻器、第四电阻器和第五电阻器；
第一开关，耦合至所述放大器的所述负输入端子和所述第一电阻器，所述第一电阻器耦合至所述第二电阻器，所述第二电阻器耦合至接地电压，其中在所述第一电阻器与所述第二电阻器之间的耦合节点处生成所述调谐电压；
第二开关，耦合至所述放大器的所述负输入端子和所述第三电阻器，所述第三电阻器耦合至所述第一电阻器；
第三开关，耦合至所述放大器的所述负输入端子和所述第四电阻器，所述第四电阻器耦合至所述第三电阻器；以及
第四开关，耦合至所述放大器的所述负输入端子和所述第五电阻器，所述第五电阻器耦合至所述第四电阻器。
22.根据权利要求21所述的电压到电流转换器，还包括：
具有栅极端子、源极端子和漏极端子的第一晶体管，
其中所述放大器的所述输出端子耦合至所述晶体管的所述栅极端子。
23.根据权利要求22所述的电压到电流转换器，还包括：
第五开关，耦合至所述第一开关和所述第一晶体管的所述漏极端子；
第六开关，耦合至所述第二开关和所述第一晶体管的所述漏极端子；以及
第七开关，耦合至所述第三开关和所述第一晶体管的所述漏极端子，其中所述第四开关还耦合至所述第一晶体管的所述漏极端子。