稳压电路的制作方法

本发明涉及一种稳压电路。

背景技术：

近年来，缩短稳压电路输出电压的上升时间的要求日益提高。对于该要求，在例如专利文献1所公开的稳压电路中，为了在短时间内使输出电压成为规定电压范围内，在启动时对输出MOS晶体管的栅极电压进行控制。具体而言，由两个电容元件的分压而生成的电压被提供至输出MOS晶体管的栅极。

现有技术文献

专利文献

专利文献1：日本专利特开2010-140254号公报

技术实现要素：

发明所要解决的技术问题

在专利文献1所公开的稳压电路中，提供至输出MOS晶体管的栅极的电压在启动时与输出电压达到目标电平时不同的情况下，可能于输出电压上升时产生过冲。因此，即使改善上升速度，因过冲而产生的特性变动也会成为问题。

本发明鉴于上述问题而得以完成，其目的在于提供一种稳压电路，在输出电压上升时不产生过冲，且能改善上升速度。

解决技术问题所采用的技术方案

为了达成上述目的，本发明的一个方面的稳压电路输出与基准电压相对应的目标电平的输出电压，包括：根据第1电极的第1电压与第3电极的第2电压之差即第1电压差来使输出电流流过第1电极与第2电极间，从而控制输出电压的输出晶体管；对第2电压进行控制以使得输出电压变为目标电平的运算放大器；启动电路，该启动电路在稳压电路启动前，将第2电压维持在第3电压以使得输出晶体管截止，并且在稳压电路启动后，能够利用运算放大器来控制第2电压；以及电流输出电路，该电流输出电路在输出电压小于规定电平的情况下从第3电极输出调整电流或对第3电极输出调整电流，以使得第1电压差变大。

发明效果

本发明鉴于上述问题而得以完成，其目的在于提供一种稳压电路，在输出电压上升时不产生过冲，且能改善上升速度。

附图说明

图1是本发明的实施方式1所涉及的稳压电路的电路图。

图2是本发明的实施方式1所涉及的稳压电路的各部分的时序图。

图3是本发明的实施方式2所涉及的稳压电路的电路图。

图4是本发明的实施方式3所涉及的稳压电路的电路图。

图5是本发明的实施方式4所涉及的稳压电路的电路图。

图6是本发明的实施方式5所涉及的稳压电路的电路图。

图7是本发明的实施方式6所涉及的稳压电路的电路图。

图8是本发明的实施方式7所涉及的稳压电路的电路图。

图9是本发明的实施方式8所涉及的稳压电路的电路图。

图10是本发明的实施方式9所涉及的稳压电路的电路图。

图11是本发明的实施方式10所涉及的稳压电路的电路图。

图12是表示本发明的实施方式1、5、7所涉及的稳压电路以及比较例中的输出电压的上升时间的仿真结果的曲线图。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。另外，对相同要素标注相同标号，并省略重复说明。

实施方式1

图1是表示本发明的稳压电路的一个示例即稳压电路100A的图。稳压电路100A基于规定的基准电压Vref(例如1.2V左右)来降低电源电压Vdd(例如3.0V左右)并输出目标电平的输出电压Vout(例如2.5V左右)。

如图1所示，稳压电路100A具备基准电压生成电路10、P沟道MOSFET(MP1)、N沟道MOSFET(MN1)、开关电路SW1、运算放大器OP、电容器C1以及电阻元件R1、R2。

基准电压生成电路10是基于电源电压Vdd输出基准电压Vref的电路。此外，根据指示稳压电路100A启动的启动信号来输出基准电压Vref。

电源电压Vdd被提供至P沟道MOSFET(MP1)(输出晶体管)的源极(第1电极)，P沟道MOSFET(MP1)(输出晶体管)的漏极(第2电极)与输出端子T1相连，P沟道MOSFET(MP1)(输出晶体管)的栅极(第3电极)与运算放大器OP的输出端子相连。P沟道MOSFET(MP1)根据源极电压(第1电压)与栅极电压(第2电压：Vg1)之差即栅极-源极间电压Vgs1(第1电压差)从源极向漏极流过电流Ids1，从而控制输出电压Vout。

N沟道MOSFET(MN1)(第1晶体管)是输出调整电流Ids2的电流输出电路。N沟道MOSFET(MN1)的源极(第4电极)与输出端子T1相连，N沟道MOSFET(MN1)的漏极(第5电极)与运算放大器OP的输出端子相连，基准电压Vref被提供至N沟道MOSFET(MN1)的栅极(第6电极)。N沟道MOSFET(MN1)根据源极电压(第4电压)与栅极电压(第5电压)之差即栅极-源极间电压Vgs2(第2电压差)从漏极向源极流过调整电流Ids2。由于有该调整电流Ids2流过，使得P沟道MOSFET的栅极电压Vg1下降，促使栅极-源极间电压Vgs1上升。

开关电路SW1(启动电路)根据指示稳压电路100A启动的启动信号来控制P沟道MOSFET(MP1)的栅极电压的状态。电源电压Vdd(第3电压)被提供至开关电路SW1的一端，开关电路SW1的另一端与运算放大器OP的输出端子相连。在稳压电路100A启动前(输入启动信号之前)，开关电路SW1导通，P沟道MOSFET(MP1)的栅极电压被维持在电源电压Vdd。由此，P沟道MOSFET(MP1)维持在截止。在稳压电路100A启动后(输入启动信号之后)，开关电路SW1截止，P沟道MOSFET(MP1)的栅极电压成为能通过放大运算器OP进行控制的状态。开关电路SW1例如能利用晶体管来构成。

基准电压Vref被提供至运算放大器OP的反相输入端子，利用电阻元件R1、R2将输出电压Vout进行分压而得的电压被提供至运算放大器OP的同相输入端子，运算放大器OP的输出端子与P沟道MOSFET(MP1)的栅极相连。

电容器C1(第2电容器)的一端与P沟道MOSFET(MP1)的栅极相连，电容器C1(第2电容器)的另一端与P沟道MOSFET(MP1)的漏极相连。设置电容器C1是为了相位补偿。

电阻元件R1的一端与输出端子T1相连，其另一端与电阻元件R2的一端相连。电阻元件R2的另一端接地。

参照图1及图2来说明采用上述结构的稳压电路100A的动作。图2是表示稳压电路100A的动作的一个示例的时序图。图2中，时刻t0表示输入电源电压Vdd的时刻，时刻t1表示对稳压电路100输入启动信号的时刻。

首先，关注并说明P沟道MOSFET(MP1)。在稳压电路100A启动前，开关电路SW1为导通状态，因此，栅极电压Vg1变为电源电压Vdd，P沟道MOSFET(MP1)被维持为截止状态。若在时刻t1，开关电路SW1根据启动信号从导通状态变为截止状态，则运算放大器OP进行工作使得同相输入端子与反相输入端子成为相同电位，从而栅极电压Vg1逐渐下降。最终，P沟道MOSFET(MP1)的栅极-源极间电压Vgs1成为P沟道MOSFET(MP1)的阈值电压Vth1以上，从而开始从源极有电流Ids1流向漏极。栅极电压Vg1从启动前的电平(电源电压Vdd)逐渐下降，稳定在规定的电平，从而输出目标电平的输出电压Vout。

接着，着重说明N沟道MOSFET(MN1)。N沟道MOSFET(MN1)的栅极电压是基准电压Vref，其源极电压是输出电压Vout。在时刻t1，输出电压Vout为0(零)V，因此N沟道MOSFET(MN1)的栅极-源极间电压Vgs2＝基准电压Vref。若使得基准电压Vref＞N沟道MOSFET(MN1)的阈值电压Vth2，则从时刻t1后立刻开始有调整电流Ids2从N沟道MOSFET(MN1)的漏极流向源极。若由于运算放大器OP的动作而使得输出电压Vout逐渐上升，则N沟道MOSFET(MN1)的栅极-源极间电压Vgs2逐渐变小。然后，若N沟道MOSFET(MN1)的栅极-源极间电压Vgs2变为小于阈值电压Vth2，则调整电流Ids2停止。因此，能够使得上升时的P沟道MOSFET(MP1)的栅极电压Vg1变为正常工作时的电压。

根据上述结构，在稳压电路100A启动时，N沟道MOSFET(MN1)从运算放大器OP的输出端子与P沟道MOSFET(MP1)的栅极之间引出电流。因此，与不具备N沟道MOSFET(MN1)的结构相比，P沟道MOSFET(MP1)的栅极电压Vg1的电压加速下降。因此，P沟道MOSFET(MP1)的栅极-源极间电压Vgs1更快地变大，使得P沟道MOSFET(MP1)更早变为导通状态。因此，从稳压电路100A启动到输出电压达到目标电平为止的时间(上升时间)得以缩短。另外，在输出电压Vout达到目标设计值之前，N沟道MOSFET(MN1)的栅极-源极间电压Vgs2小于阈值电压Vth2，流过N沟道MOSFET(MN1)的调整电流Ids2所起到的加速效果停止。之后，由于输出电压Vout在由运算放大器OP的电路及电容器C1的电容值确定的稳压电路100A具有的频带(AC特性)所决定的更慢的响应速度下，上升到目标值，因此不会产生过冲。

此外，N沟道MOSFET(MN1)在稳压电路100A的输出电压Vout接近目标电平的过程中，其栅极-源极间电压Vgs2逐渐下降，最终在栅极-源极间电压Vgs2变为小于阈值电压Vth2后，自动变为截止状态。因此，在输出电压Vout接近目标电平之后，没有调整电流Ids2流过，不会消耗多余的电流。

实施方式2

图3是表示本发明的稳压电路的另一个示例即稳压电路100B的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100B与图1所示的稳压电路100A的结构相比，除了不具备电压元件R1、R2这点以外，均相同。如图3所示，在稳压电路100B中，输出端子与运算放大器OP的反相输入端子相连。因此，稳压电路100B进行动作以使得输出电压Vout变为基准电压Vref。在上述结构下，也能够得到与稳压电路100A同样的效果。

实施方式3

图4是表示本发明的稳压电路的另一个示例即稳压电路100C的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100C与图1所示的稳压电路100A的结构相比，不同点仅在于，电压Vset从稳压电路100C的外部提供至N沟道MOSFET(MN1)的栅极，其他结构均相同。该电压Vset例如能设为比基准电压Vref要高的电压。

在稳压电路100C中，若N沟道MOSFET(MN1)的栅极-源极间电压Vgs2变为小于阈值电压Vth2，则没有调整电流Ids2流过。因此，通过对N沟道MOSFET(MN1)的栅极提供比基准电压Vref要高的电压Vset，从而与对栅极提供基准电压Vref的情况相比，栅极-源极间电压Vgs2变为小于阈值电压Vth2为止的时间变得更长。也就是说，在稳压电路100C中，与稳压电路100A相比，调整电流Ids2能够流过更长的时间。因此，在稳压电路100C中，与稳压电路100A相比，促进P沟道MOSFET(MP1)的栅极电压Vg1下降的时间变长，缩短输出电压Vout上升时间的效果得到提高。

另外，在电压Vset高于基准电压Vref的情况下，与基准电压Vref被提供至N沟道MOSFET(MN1)的栅极的情况相比，调整电流Ids2的初始值变大。由此，在稳压电路100C中，与稳压电路100A相比，缩短输出电压Vout上升时间的效果得到提高。

实施方式4

图5是表示本发明的稳压电路的另一个示例即稳压电路100D的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100D在图1所示的稳压电路100A的结构的基础上，还具备生成比基准电压Vref要高的电压的升压电路。升压电路包含电容器C2(第1电容器)以及开关电路SW2(第1开关电路)。

开关电路SW2包含开关SW21、开关SW22、开关SW23。开关SW21将基准电压Vref提供至电容器C2的一端、或者将电容器C2的一端连接至N沟道MOSFET(MN1)的栅极。开关SW22将电容器C2的另一端接地、或者将基准电压Vref提供至电容器C2的另一端。开关SW23的一端与N沟道MOSFET(MN1)的栅极相连，其另一端接地。

稳压电路100D启动前(输入启动信号前)，开关SW21将基准电压Vref提供至电容器C2的一端，开关SW22将电容器C2的另一端接地，开关SW23导通。该状态下，基准电压Vref被充电至电容器C2。

稳压电路100D启动后(输入启动信号后)，开关SW21将电容器C2的一端连接至N沟道MOSFET(MN1)的栅极，开关SW22将基准电压Vref提供至电容器C2的另一端，开关SW23截止。由此，在稳压电路100D启动时，将基准电压Vref的大约两倍的电压提供至N沟道MOSFET(MN1)的栅极。

因此，在稳压电路100D中，与稳压电路100C(实施方式3)相同，缩短输出电压Vout上升时间的效果得到提高。

实施方式5

图6是表示本发明的稳压电路的另一个示例即稳压电路100E的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100E与图1所示的稳压电路100A的结构相比，除了还具备电流源J1以及P沟道MOSFET(MP2)这点以外，均相同。

电流源J1输出一定的电流Ij1。

电流Ij1被提供至P沟道MOSFET(MP2)(第2晶体管)的源极(第7电极)，P沟道MOSFET(MP2)(第2晶体管)的漏极(第8电极)接地，基准电压Vref被提供至P沟道MOSFET(MP2)(第2晶体管)的栅极(第9电极)。P沟道MOSFET(MP2)根据电流Ij1(＝流过P沟道MOSFET(MP2)的电流Ids3)及基准电压Vref的值来设定栅极-源极间电压Vgs3(第3电压差)。

另外，P沟道MOSFET(MP2)的源极与N沟道MOSFET(MN1)的栅极相连。由此，比基准电压Vref要高出栅极-源极间电压Vgs3的电压(Vref+Vgs3)被提供至N沟道MOSFET(MN1)的栅极。

因此，在稳压电路100E中，与稳压电路100C(实施方式3)相同，缩短输出电压Vout上升时间的效果得到提高。另外，在稳压电路100E中，与稳压电路100D(实施方式4)相比，无需考虑开关电路SW2启动时的控制信号的时序，因此能容易地实现升压电路。

实施方式6

图7是表示本发明的稳压电路的另一个示例即稳压电路100F的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100F与图1所示的稳压电路100A的结构相比，除了还具备比较器COMP这点以外，均相同。

将基准电压Vref(第6电压)提供给比较器COMP的同相输入端子，将输出电压Vout(第7电压)提供给比较器COMP的反相输入端子，将比较器COMP的输出端子与N沟道MOSFET(MN1)的栅极相连。比较器COMP基于两个输入电压的比较结果，在输出电压Vout比基准电压Vref要低的情况下输出高电平(例如电源电压Vdd)(第1电平)，在输出电压Vout比基准电压Vref要高的情况下输出低电平(例如0(零)V)(第2电平)。此外，高电平是比较器COMP的输出为高电平的期间，N沟道MOSFET(MN1)导通的电平。例如，在将高电平设为电源电压Vdd的情况下，满足N沟道MOSFET(MN1)的栅极-源极间电压Vgs2＝电源电压Vdd-输出电压Vout＞N沟道MOSFET(MN1)的阈值电压Vth2。

稳压电路100F启动时，由于输出电压Vout为0(零)，因此比较器COMP的输出成为高电平。因此，N沟道MOSFET(MN1)导通，开始有调整电流Ids2流过。之后，在输出电压Vout比基准电压Vref要低的期间，持续有调整电流Ids2流过。

若输出电压Vout上升，输出电压Vout变得比基准电压Vref要高，则比较器COMP的输出变为低电平。由此，N沟道MOSFET(MN1)截止，调整电流Ids2停止。

根据上述结构，在输出电压Vout比基准电压Vref要低的期间，无论N沟道MOSFET(MN1)的阈值电压Vth2为何值，都能够有调整电流Ids2持续流过。因此，在稳压电路100F中，与稳压电路100C(实施方式3)相同，缩短输出电压Vout上升时间的效果得到提高。

实施方式7

图8是表示本发明的稳压电路的另一个示例即稳压电路100G的图。此外，省略基准电压生成电路10。另外，对与稳压电路100E、100F相同的要素标注相同的标号，并省略说明。

稳压电路100G是将图6所示的稳压电路100E的结构与图7所示的稳压电路100F的结构相组合而成的。

将比较器COMP的同相输入端子连接至P沟道MOSFET(MN2)的源极，对比较器COMP的反相输入端子提供输出电压Vout，将比较器COMP的输出端子连接至N沟道MOSFET(MN1)的栅极。

根据上述结构，与稳压电路100F(实施方式6)相同，无论N沟道MOSFET(MN1)的阈值电压Vth2为何值，都能够有调整电流Ids2流过。

另外，在稳压电路100G中，由于与比较器COMP中的输出电压Vout的比较对象为比基准电压Vref要高的电压(Vref+Vgs3)，因此调整电流Ids2能够以比稳压电路100F(实施方式6)更长的时间流过。

实施方式8

图9是表示本发明的稳压电路的另一个示例即稳压电路100H的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100H与图1所示的稳压电路100A的结构的不同点在于，使用N沟道MOSFET(MN2)以代替P沟道MOSFET(MP1)。

电源电压Vdd被提供至N沟道MOSFET(MN2)(输出晶体管)的漏极(第2电极)，N沟道MOSFET(MN2)(输出晶体管)的源极(第1电极)与输出端子T1相连，N沟道MOSFET(MN2)(输出晶体管)的栅极(第3电极)与运算放大器OP的输出端子相连。

电源电压Vdd被提供至N沟道MOSFET(MN1)的漏极(第5电极)，N沟道MOSFET(MN1)的源极(第4电极)与运算放大器OP的输出端子相连，基准电压Vref被提供至N沟道MOSFET(MN1)的栅极(第6电极)。

运算放大器OP的输出端子与N沟道MOSFET(MN2)的栅极相连。

接地电压Vdd(第3电压)被提供至开关电路SW1的一端，开关电路SW1的另一端与运算放大器OP的输出端子相连。

电容器C1(第2电容器)的一端与N沟道MOSFET(MN2)的栅极相连，其另一端接地。

在稳压电路100H启动前，N沟道MOSFET(MN2)的栅极电压Vg4被维持在0(零)V，N沟道MOSFET(MN2)被维持在截止状态。

在稳压电路100H启动后，N沟道MOSFET(MN1)根据栅极-源极间电压Vgs2输出调整电流Ids2。由于在稳压电路100H刚启动后，N沟道MOSFET(MN2)的栅极电压Vg4为0(零)V，因此N沟道MOSFET(MN1)的栅极-源极间电压Vgs2＝Vref。若设定基准电压Vref＞N沟道MOSFET(MN1)的阈值电压Vth2，则在稳压电路100H刚启动后，开始有调整电流Ids2流过。之后，由于运算放大器OP的动作使得N沟道MOSFET(MN2)的栅极电压Vg4上升，有调整电流Ids4从N沟道MOSFET(MN2)的漏极流向源极。最终，若输出电压Vout上升到目标电平附近，N沟道MOSFET(MN1)的栅极-源极间电压Vgs2变为小于阈值电压Vth2，则调整电流Ids2停止。

由此，在稳压电路100H中，与不具备N沟道MOSFET(MN1)的结构相比，N沟道MOSFET(MN2)的栅极电压Vg4的电压加速上升。因此，与稳压电路100A(实施方式1)相同，输出电压达到目标电平为止的时间得以缩短。另外，在输出电压Vout达到目标设计值之前，N沟道MOSFET(MN1)的栅极-源极间电压Vgs2小于阈值电压Vth2，流过N沟道MOSFET(MN1)的调整电流Ids2所起到的加速效果停止。之后，由于输出电压Vout在由运算放大器OP的电路及电容器C1的电容值确定的稳压电路100H具有的频带(AC特性)所决定的更慢的响应速度下，上升到目标值，因此不会产生过冲。

此外，N沟道MOSFET(MN1)伴随着N沟道MOSFET(MN1)的源极电压的上升，其栅极-源极间电压Vgs2逐渐下降，若最终栅极-源极间电压Vgs2变为小于阈值电压Vth2，则自动变为截止状态。因此，在稳压电路100H中，也能够得到与稳压电路100A同样的效果。

实施方式9

图10是表示本发明的稳压电路的另一个示例即稳压电路100I的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100I与图1所示的稳压电路100A的结构相比，除了还具备电阻元件R3这点以外，均相同。

电阻元件R3的一端与运算放大器OP的输出端子相连，其另一端与N沟道MOSFET(MN1)的漏极相连。

根据上述结构，在稳压电路100I启动时，能够对流过N沟道MOSFET(MN1)的调整电流Ids2的峰值进行限制。由此，在稳压电路100I启动时，在电源电压Vdd的供给线路上产生电流尖脉冲的情况能够得到抑制。

实施方式10

图11是表示本发明的稳压电路的另一个示例即稳压电路100J的图。此外，省略基准电压生成电路10。另外，对与稳压电路100A相同的要素标注相同的标号，并省略说明。

稳压电路100J与图1所示的稳压电路100A的结构相比，不同点仅在于，使用P沟道MOSFET(MP3)以代替N沟道MOSFET(MN1)，并还具备开关电路SW3(第2开关电路)，其他均相同。

P沟道MOSFET(MP3)(第1晶体管)的源极(第4电极)与运算放大器OP的输出端子相连，P沟道MOSFET(MP3)(第1晶体管)的漏极(第5电极)与输出端子T1相连，电源电压Vdd或输出电压Vout被提供至P沟道MOSFET(MP3)(第1晶体管)的栅极(第6电极)。

开关电路SW3包含开关SW31、开关SW32。电源电压Vdd被提供至开关SW31的一端，开关SW31的另一端与P沟道MOSFET(MP3)的栅极相连。开关SW32的一端与P沟道MOSFET(MP3)的栅极相连，开关SW32的另一端与P沟道MOSFET(MP3)的漏极相连。

稳压电路100J启动前(输入启动信号前)，开关SW31导通，开关SW32截止。该状态下，电源电压Vdd被提供至P沟道MOSFET(MP3)的栅极，P沟道MOSFET(MP3)截止。

在稳压电路100J启动后(输入启动信号后)，开关SW31截止，开关SW32导通。由此，输出电压Vout被提供至P沟道MOSFET(MP3)的栅极。在稳压电路100J刚启动后，输出电压Vout为0(零)V，因此P沟道MOSFET(MP3)的栅极-源极间电压Vgs5＝运算放大器OP的输出端子的电压(＝Vdd)。若设定电源电压Vdd＞P沟道MOSFET(MP3)的阈值电压Vth5，则在稳压电路100J刚启动后就开始有调整电流Ids5流过。之后，若由于输出电压Vout的上升而使得P沟道MOSFET(MP3)的栅极电压上升，P沟道MOSFET(MP3)的栅极-源极间电压Vgs5变为小于阈值电压Vth5，则调整电流Ids5停止。

在上述结构下，也能够得到与稳压电路100A同样的效果。此外，由于输出电压Vout被提供至P沟道MOSFET(MP3)的栅极，因此，能够设计P沟道MOSFET(MP3)变为截止的时刻，而无需考虑基准电压Vref的电压值。仿真结果

图12是表示本发明的实施方式1、5、7所涉及的稳压电路以及比较例中的输出电压的上升时间的仿真结果的曲线图。此外，比较例是不具备稳压电路100A的构成要素中的N沟道MOSFET(MN1)的稳压电路。图12所示的曲线图中，纵轴表示输出电压Vout(V)，横轴表示通入电源电压Vdd之后经过的时间(μs)。此外，在仿真过程中，在时刻2μs，开关电路SW1截止，稳压电路启动。

如图12所示，在比较例中，从稳压电路启动时到输出电压Vout开始上升为止，大约需要1μs。这是由于，从稳压电路启动时，P沟道MOSFET(MP1)的栅极电压逐渐下降，到P沟道MOSFET(MP1)的栅极-源极间电压Vgs1变为高于阈值电压Vth1为止需要花费时间。

另一方面，在稳压电路100A(实施方式1)中，如图12所示，示出了从同一电路刚启动后输出电压Vout上升较急剧的斜率，由此可知，具有输出电压Vout上升时间缩短的效果。这是由于，N沟道MOSFET(MN1)促进了P沟道MOSFET(MP1)的栅极电压的下降。

另外，在稳压电路100E(实施方式5)中，可知与稳压电路100A(实施方式1)相比，急剧斜率下的电压上升时间延长，缩短输出电压Vout上升时间的效果得到提高。这是由于，提供至N沟道MOSFET(MN1)的栅极的电压得到了升压。

另外，在稳压电路100G(实施方式7)中，与稳压电路100E(实施方式5)相比，急剧斜率下的电压上升时间进一步伸长，由此可知，缩短输出电压Vout上升时间的效果进一步得到提高。这是由于，在与稳压电路100E(实施方式5)相同的升压的基础上，还通过使用比较器COMP，从而维持N沟道MOSFET(MN1)的导通状态直到输出电压Vout变为比基准电压Vref要高的电压(Vref+Vgs3)为止。

关于具体的输出电压Vout的上升时间，比较例为5.51μs、实施方式1中为3.85μs、实施方式5中为2.59μs、实施方式7中为1.57μs。

以上，对本发明的示例的实施方式进行了说明。稳压电路100A～100J具备用于输出调整电流的晶体管(N沟道MOSFET(MN1)或P沟道MOSFET(MP3))。该晶体管在稳压电路启动后，对输出晶体管(P沟道MOSFET(MP1)或N沟道MOSFET(MN2))的栅极输出调整电流，或从输出晶体管(P沟道MOSFET(MP1)或N沟道MOSFET(MN2))的栅极输出调整电流。由此，促进了输出晶体管的栅极-源极间电压的上升，能够缩短输出电压Vout的上升时间。另外，在输出电压Vout达到目标设计值之前，用于输出调整电流的晶体管(N沟道MOSFET(MN1)或P沟道MOSFET(MP3))的栅极-源极间电压(Vgs2或Vgs5)小于阈值电压(Vth2或Vth5)，调整电流(Ids2或Ids5)所起到的加速效果停止。之后，由于输出电压Vout在由运算放大器OP的电路及电容器C1的电容值确定的稳压电路100A具有的频带(AC特性)所决定的更慢的响应速度下，上升到目标值，因此不会产生过冲。

另外，稳压电路100C能够从稳压电路100C的外部对N沟道MOSFET(MN1)的栅极提供比基准电压Vref要大的电压Vset。由此，与稳压电路100A相比，调整电流Ids2能够流过更长的时间。因此，能够进一步缩短输出电压Vout的上升时间。

另外，稳压电路100D具备包含电容器C2及开关电路SW2的升压电路。由此，能够将比基准电压Vref要高的电压提供至N沟道MOSFET(MN1)的栅极。由此，与稳压电路100A相比，调整电流Ids2能够流过更长的时间。因此，能够进一步缩短输出电压Vout的上升时间。

另外，稳压电路100E具备包含电流源J1及P沟道MOSFET(MP2)在内的升压电路。由此，能够将比基准电压Vref升高了P沟道MOSFET(MP2)的栅极-源极间电压Vgs3后的电压(Vref+Vgs3)提供至N沟道MOSFET(MN1)的栅极。由此，与稳压电路100A相比，调整电流Ids2能够流过更长的时间，而无需如稳压电路100D那样考虑开关电路SW2的控制信号的时序。因此，能够进一步缩短输出电压Vout的上升时间。

另外，稳压电路100F、100G还具备比较器COMP。由此，能够根据与基准电压Vref相对应的电压与输出电压Vout之间的比较结果，来将高电平或低电平的电压提供至N沟道MOSFET(MN1)的栅极。因此，能够流过调整电流Ids2，而不管N沟道MOSFET(MN1)的阈值电压Vth2为何值。因此，与稳压电路100A相比，调整电流Ids2能够流过更长的时间，能够进一步缩短输出电压Vout的上升时间。

另外，稳压电路100J具备P沟道MOSFET(MP3)以代替N沟道MOSFET(MN1)，且还具备开关电路SW3。由此，能够将输出电压Vout提供至P沟道MOSFET(MP3)的栅极电压。因此，能够设计P沟道MOSFET(MP3)变为截止的时刻，而无需考虑基准电压Vref的电压值。

另外，根据稳压电路100I，由于还具备电阻元件R3，从而能够对流过N沟道MOSFET(MN1)的调整电流Ids2的峰值进行限制。因此，在稳压电路100I启动时，在电源电压Vdd的供给线路上产生电流尖脉冲的情况能够得到抑制。此外，在其他实施方式中，与稳压电路100I相同，能够设置用于限制调整电流Ids2、Ids5的电流量的电阻元件。

另外，如图9所示的稳压电路100H那样，在将输出晶体管与电流输出电路均设为N沟道MOSFET的结构时，也能采用与图3～图8及图10所示的实施方式相同的结构。

另外，图1、图3～图10所示的稳压电路100A～100I中的N沟道MOSFET(MN1)也可能将背栅与N沟道MOSFET(MN1)的源极相连。由此，在与背栅接地的情况相比，N沟道MOSFET(MN1)的阈值电压Vth2变低。因此，在与背栅接地的情况相比，N沟道MOSFET(MN1)的栅极-源极间电压Vgs2比阈值电压Vth2要高的状态维持更长时间。因此，能够进一步缩短输出电压Vout的上升时间。

另外，图1及图3～图11所示的稳压电路中的各个MOSFET也可以使用PNP双极型晶体管以代替P沟道MOSFET，也可以使用NPN双极型晶体管以代替N沟道MOSFET。

以上说明的各实施方式是用于容易理解本发明，并不对本发明进行限定、解释。在不脱离本发明的发明思想的前提下，可以对本发明进行变更/改良，并且本发明的同等发明也包含在本发明内。也就是说，对于本领域技术人员对各实施方式进行适当设计变更后的技术方案，只要具备本发明的特征就包含在本发明的范围内。例如，各实施方式所具备的各要素及其配置、材料、条件、形状、尺寸等并不限于示例，能够适当变更。另外，在技术可能实现的范围内能够将各实施方式所具备的各要素相组合，将其相组合而成的技术方案只要包含本发明的特征，就包含在本发明范围内。

标号说明

100A，100B，100C，100D，100E，100F，100G，100H，100I，100J 稳压电路

10 基准电压生成电路

MP1、MP2、MP3 P沟道MOSFET

MN1、MN2 N沟道MOSFET

Vref 基准电压

Vdd 电源电压

Vout 输出电压

OP 运算放大器

SW1，SW2，SW3 开关电路

SW21，SW22，SW23，SW31，SW32 开关

C1，C2 电容器

R1，R2，R3 电阻元件

T1 输出端子

J1 电流源