本实用新型涉及集成电路技术领域，特别涉及一种有源电压箝位电路。
背景技术：
箝位电路广泛用于各种模拟集成电路和数模混合信号集成电路中。传统的箝位电路多采用齐纳二极管实现，传统的齐纳二极管箝位电路，有以下几个方面的缺陷：一旦工艺选定之后，齐纳管的反向击穿电压随即确定，亦即箝位电压固定，无法调节；存在齐纳噪声，不适用于低噪声应用；片上集成时，齐纳管的面积较大，需要额外的光刻板和工艺流程，增加了成本；齐纳管易受温度的影响，直接影响了箝位电压点的精度。
技术实现要素：
本实用新型提供了一种有源电压箝位电路，其目的是为了解决传统的齐纳二极管箝位电路存在缺陷的问题。
为了达到上述目的，本实用新型的实施例提供了一种有源电压箝位电路，包括：
电源端和接地端；
自启动电路，与所述自启动电路电连接的电流源产生电路和与所述电流源产生电路电连接的电压箝位核心电路；
其中，所述自启动电路包括：
第一电容，所述第一电容的第一端与电源端电连接，所述第一电容的第二端分别与第一NMOS管的漏极和第二NMOS管的栅极电连接；
第一NMOS管，所述第一NMOS管的衬极和源极均与所述接地端电连接，所述第一NMOS管的栅极分别与电流源产生电路的第三NMOS管的漏极和栅极，第四NMOS管的栅极，第一PMOS管的漏极电连接；
第二NMOS管，所述第二NMOS管的衬极和源极均与所述接地端电连接，所述第二NMOS管的漏极分别与电流源产生电路的第一PMOS管的栅极，第二PMOS管的栅极和漏极，第四NMOS管的漏极和电压箝位核心电路的第五PMOS管的栅极电连接。
其中，所述电流源产生电路包括第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第三NMOS管，第四NMOS管和第一电阻；其中，
所述第三NMOS管的衬极和源极均与所述接地端电连接，所述第三NMOS管栅极分别与第四NMOS管的栅极，第三NMOS管的漏极，第一PMOS管的漏极电连接；
所述第四NMOS管的衬极所述接地端电连接，所述第四NMOS管的源极与第一电阻的第一端电连接，所述第一电阻的第二端与所述接地端电连接；
所述第三PMOS管的源极与所述电源端电连接，所述第三PMOS管的衬极分别与所述电源端和第一PMOS管衬极电连接，所述第三PMOS管的漏极与第一PMOS管的源极电连接，所述第三PMOS管的栅极分别与第四PMOS管的栅极和漏极，第二PMOS管的源极，第六PMOS管的栅极和第七PMOS管的栅极电连接；
所述第四PMOS管的源极与所述电源端电连接，所述第四PMOS管的衬极分别与所述电源端和第二PMOS管的衬极电连接。
其中，所述电压箝位核心电路包括第五PMOS管，第六PMOS管，第七PMOS管，第八PMOS管，第五NMOS管，第六NMOS管，第七NMOS管，第八NMOS管，第九NMOS管，第二电阻，第二电容和第三电容；其中，
所述第六PMOS管的源极与所述电源端电连接，所述第六PMOS管的衬极分别与所述电源端和第五PMOS管的衬极电连接，所述第六PMOS管漏极与第五PMOS管的源极电连接；
所述第七PMOS管的源极和衬极均与所述电源端电连接，所述第七PMOS管的漏极分别与第九NMOS管的栅极，第三电容的第一端，第七NMOS管的漏极，第八NMOS管的漏极和栅极，第八PMOS管是衬极电连接；其中，所述第三电容的第二端与所述接地端电连接；
所述第九NMOS管的漏极与所述第二电阻的第一端电连接，所述第二电阻的第二端与所述电源端电连接，所述第九NMOS管的衬极和源极均与所述第二电容的第一端电连接，所述第二电容的第二端与所述接地端电连接；
所述第八NMOS管的衬极和源极均与第八PMOS管的源极电连接；
所述第八PMOS管的栅极与所述接地端电连接，所述第八PMOS管的漏极分别与第六NMOS管的漏极，第七NMOS管的栅极电连接；
所述第五PMOS管的漏极分别与第五NMOS管的漏极和栅极，第六NMOS管的栅极电连接；
所述第五NMOS管的衬极和源极均与所述接地端电连接；
所述第六NMOS管的衬极和源极均与所述接地端电连接；
所述第七NMOS管的衬极和源极均与所述接地端电连接。
其中，所述有源电压箝位电路的电压输出端设置在所述第九NMOS管的漏极与所述第二电阻的第一端之间。
本实用新型的上述方案有如下的有益效果：
本实用新型的上述实施例所述的有源电压箝位电路利用恒定的电流来产生稳定的箝位电压，克服了传统的利用齐纳二极管进行电压箝位的缺陷，可实现精确的电压箝位，并且电路的工作电压以及环境温度对箝位电压值影响很小，电路结构简单，可广泛用于各种集成电路设计中。
附图说明
图1是本实用新型的电路连接示意图。
【附图标记说明】
1-电源端；2-接地端；3-第一电容；4-第一NMOS管；5-第二NMOS管；6-第三NMOS管；7-第四NMOS管；8-第五NMOS管；9-第六NMOS管；10-第七NMOS管；11-第八NMOS管；12-第九NMOS管；13-第一PMOS管；14-第二PMOS管；15-第三PMOS管；16-第四PMOS管；17-第五PMOS管；18-第六PMOS管；19-第七PMOS管；20-第八PMOS管；21-第一电阻；22-第二电阻；23-第二电容；24-第三电容。
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本实用新型针对现有的利用齐纳二极管箝位电路存在缺陷的问题，提供了一种有源电压箝位电路。
如图1所示，本实用新型的实施例提供了一种有源电压箝位电路，包括：电源端1和接地端2；自启动电路，与所述自启动电路电连接的电流源产生电路和与所述电流源产生电路电连接的电压箝位核心电路；其中，所述自启动电路包括：第一电容3，所述第一电容3的第一端与电源端1电连接，所述第一电容3的第二端分别与第一NMOS管4的漏极和第二NMOS管5的栅极电连接；第一NMOS管4，所述第一NMOS管4的衬极和源极均与所述接地端2电连接，所述第一NMOS管4的栅极分别与电流源产生电路的第三NMOS管6的漏极和栅极，第四NMOS管7的栅极，第一PMOS管13的漏极电连接；第二NMOS管5，所述第二NMOS管5的衬极和源极均与所述接地端2电连接，所述第二NMOS管5的漏极分别与电流源产生电路的第一PMOS管13的栅极，第二PMOS管14的栅极和漏极，第四NMOS管7的漏极和电压箝位核心电路的第五PMOS管17的栅极电连接。
本实用新型的上述实施例所述的有源电压箝位电路包括自启动电路，电流源产生电路和电压箝位核心电路；其中，所述自启动电路由第一电容3(即图1中的C1)，第一NMOS管4(即图1中的MN1)和第二NMOS管5(即图1中的MN2)组成，当电路刚上电时，由于所述第一电容3的作用，第二NMOS管5的栅极会跟随电源电压上升而上升，当电源电压上升到其开启电压时，所述第二NMOS管5开启，将所述第一PMOS管13(即图1中的MP1)和所述第二PMOS管14(即图1中的MP2)的栅端电压拉低，使电路脱离电路的简并点，电路开始正常工作，而电路正常工作后，所述第三NMOS管6(即图1中的MN3)和所述第四NMOS管7(即图1中的MN4)的栅端电压必然会上升，从而将所述第一NMOS管4开启，将所述第二NMOS管5的栅端电压拉低，使其关断，不再影响电路工作。
其中，所述电流源产生电路包括第一PMOS管13，第二PMOS管14，第三PMOS管15，第四PMOS管16，第三NMOS管6，第四NMOS管7和第一电阻21(即图1中的R1)；其中，所述第三NMOS管6的衬极和源极均与所述接地端2电连接，所述第三NMOS管6栅极分别与第四NMOS管7的栅极，第三NMOS管6的漏极，第一PMOS管13的漏极电连接；所述第四NMOS管7的衬极所述接地端2电连接，所述第四NMOS管7的源极与第一电阻21的第一端电连接，所述第一电阻21的第二端与所述接地端2电连接；所述第三PMOS管15的源极与所述电源端1电连接，所述第三PMOS管15的衬极分别与所述电源端1和第一PMOS管13衬极电连接，所述第三PMOS管15的漏极与第一PMOS管13的源极电连接，所述第三PMOS管15的栅极分别与第四PMOS管16的栅极和漏极，第二PMOS管14的源极，第六PMOS管18的栅极和第七PMOS管19的栅极电连接；所述第四PMOS管16的源极与所述电源端1电连接，所述第四PMOS管16的衬极分别与所述电源端1和第二PMOS管14的衬极电连接。
本实用新型的上述实施例所述的电流源产生电路的第一PMOS管13和第三PMOS管15(即图1中的MP3)分别与所述第二PMOS管14和第四PMOS管16(即图1中的MP4)构成电流镜，这四个PMOS管的大小尺寸相同，所以流过它们的电流大小是一样的；设流过所述第一PMOS管13的电流为ID1，流过所述第二PMOS管14的电流为ID2，忽略沟道长度调制效应可以得到：ID1＝ID2；(1)
而又有：VGSN3＝VGSN4+ID2·R1；(2)
可以推得：
其中，VGSN为NMOS管的栅源电压，VTH为NMOS管的阈值电压，K为第三NMOS管6和第四NMOS管7宽长比的比值，μ为载流子迁移率，COX是单位面积的栅氧化电容，W/L为NMOS管的宽长比；ID2与电源电压无关，由于载流子系数μn是负温度系数，一般情况下ID2是一个正温度系数电流。
其中，所述电压箝位核心电路包括第五PMOS管17，第六PMOS管18，第七PMOS管19，第八PMOS管20，第五NMOS管8，第六NMOS管9，第七NMOS管10，第八NMOS管11，第九NMOS管12，第二电阻22，第二电容23和第三电容24；其中，所述第六PMOS管18的源极与所述电源端1电连接，所述第六PMOS管18的衬极分别与所述电源端1和第五PMOS管17的衬极电连接，所述第六PMOS管18漏极与第五PMOS管17的源极电连接；所述第七PMOS管19的源极和衬极均与所述电源端1电连接，所述第七PMOS管19的漏极分别与第九NMOS管12的栅极，第三电容24的第一端，第七NMOS管10的漏极，第八NMOS管11的漏极和栅极，第八PMOS管20是衬极电连接；其中，所述第三电容24的第二端与所述接地端2电连接；所述第九NMOS管12的漏极与所述第二电阻22的第一端电连接，所述第二电阻22的第二端与所述电源端1电连接，所述第九NMOS管12的衬极和源极均与所述第二电容23的第一端电连接，所述第二电容23的第二端与所述接地端2电连接；所述第八NMOS管11的衬极和源极均与第八PMOS管20的源极电连接；所述第八PMOS管20的栅极与所述接地端2电连接，所述第八PMOS管20的漏极分别与第六NMOS管9的漏极，第七NMOS管10的栅极电连接；所述第五PMOS管17的漏极分别与第五NMOS管8的漏极和栅极，第六NMOS管9的栅极电连接；所述第五NMOS管8的衬极和源极均与所述接地端2电连接；所述第六NMOS管9的衬极和源极均与所述接地端2电连接；所述第七NMOS管10的衬极和源极均与所述接地端2电连接。
本实用新型的上述实施例所述的电压箝位核心电路的第五PMOS管17(即图1中的MP5)和第六PMOS管18(即图1中的MP6)分别与所述第二PMOS管14和第四PMOS管16构成电流镜，所述第五NMOS管8(即图1中的MN5)和所述第六NMOS管9(即图1中的MN6)构成电流镜，通过这两个电流镜将电流ID2按一定的比例镜像到所述第八NMOS管11(即图1中的MN8)所在的支路；所述第七PMOS管19(即图1中的MP7)与所述第六PMOS管18构成电流镜，该电流镜镜像到所述第七PMOS管19所在支路的电流要稍大于所述第八NMOS管11所在的支路的电流；所述第七NMOS管10(即图1中的MN7)的作用是当第八NMOS管11所在的支路的电流过大时，所述第七NMOS管10会开启，泄放过多的电流保持所述第八NMOS管11所在的支路的电流恒定；其中，所述第八PMOS管20(即图1中的MP8)作为有源电阻，提高所述第八NMOS管11的源端电压，所述第二电阻22(即图1中的R0)为限流电阻，所述第九NMOS管12(即图1中的MN9)为输出管，所述第二电容23(即图1中的C2)和所述第三电容24(即图1中的C3)起滤波作用。
其中，所述电压箝位核心电路的原理为当第六NMOS管9镜像过来的电流一定时，流过所述第八NMOS管11和所述第八PMOS管20的电流ID8也就是一个定值，由于这两个MOS管工作时都处于饱和区，忽略沟道长度调制效应，可以得到：
推得：
所以，所述第九NMOS管12的栅极电压VG9等于：
而VOUT＝VG9-VTHN9；(10)
所以有：
设ID8＝b·ID2，将(4)、(11)两个公式合并可以得到：
由公式(12)可以看出，在不考虑温度影响的情况下，a、b、μ、COX以及VTHP8都为常数，VOUT只与所述第八NMOS管11、所述第九PMOS管和所述第一NMOS管4的宽长比有关，所以只要合理地调整这三者的值，就可以得到我们所需要的箝位电压值；然而，在实际的电路设计中，温度的变化对电路的影响是存在的，在公式(12)中，对温度变化比较敏感的有载流子迁移率μ、第一电阻21的阻值以及PMOS晶体管的阈值电压VTHP8；其中，μ呈现负温度特性，而VTHP8也表现为负温度特性，第一电阻21的温度特性可选。在公式(12)中，一般设置等式右边式中的前面两项为正温度特性，当我们调整三个管子的宽长比得到我们需要的箝位电压值后，可以选择合适的温度特性的第一电阻21和管子宽长比的比值b、K以及微调MOS管的尺寸来使得输出电压更可能地接近零温度系数。
其中，所述有源电压箝位电路的电压输出端设置在所述第九NMOS管12的漏极与所述第二电阻22的第一端之间。
本实用新型的上述实施例所述的有源电压箝位电路利用恒定的电流来产生稳定的箝位电压，克服了传统箝位电路利用齐纳二极管稳压的缺陷，而且输出的箝位电压值随温度的变化量很小，整个电路功耗较小，结构简单，可广泛应用于各种集成电路设计中。
以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。