本实用新型涉及插拔状态检测技术领域，特别是涉及一种接口插拔检测装置。
背景技术：
现有的接口插拔检测方案大多通过不断读取每一个待检测接口的状态从而判断接口是否有设备插入或拔出，参见图1所示，是现有技术提供的一种插拔检测装置，包括N个待检测接口、N个电平转换电路和MCU，其中，N为大于1的整数；每一个待检测接口都通过一个电平转换电路与MCU的一个I/O端口对应连接，当任意一个待检测接口有设备插入或拔出时，对应的I/O端口的电平状态会发生变化，变为高电平或低电平；MCU根据读取到的该I/O端口的电平状态进行判断，例如，当读取到高电平时，判定该待检测接口有设备插入，当读取到低电平时，判定该待检测接口没有设备插入；因此，MCU通过不断读取N个I/O端口的电平状态从而判断对应的N个待检测接口的插拔状态。
但是，现有技术提供的技术方案中每一个待检测接口都占用MCU的一个I/O端口，当待检测接口的数量较多时，相应的需要使用较多的I/O端口，导致MCU的多个I/O端口资源被占用，并且由于MCU需要不断读取多个I/O端口的电平状态，导致MCU的运算资源被占用，从而降低了MCU的处理速度和处理能力。
技术实现要素：
本实用新型实施例的目的是提供一种接口插拔检测装置，能够减少I/O端口资源和运算资源的占用。
为了实现上述目的，本实用新型实施例采用如下技术方案：提供一种接口插拔检测装置，包括并/串转换模块和信号处理模块，所述并/串转换模块包括至少两个并行输入端、第一控制端、第二控制端、并/串转换单元和串行输出端，所述信号处理模块包括信号输入端和信号处理单元；其中，
每一所述并行输入端用于接收一路待检测接口信号；
所述第一控制端与所述并/串转换单元连接，所述第一控制端用于接收控制所述并/串转换单元的工作状态的第一控制信号；
所述第二控制端与所述并/串转换单元连接，所述第二控制端用于接收控制所述并/串转换单元的信号输出的第二控制信号；
每一所述并行输入端通过所述并/串转换单元与所述串行输出端连接，所述并/串转换单元用于将并行输入的至少两路所述待检测接口信号转换为一路串行信号并发送给所述串行输出端；
所述串行输出端通过所述信号输入端与所述信号处理单元连接，所述信号处理单元用于对接收到的所述串行信号进行识别处理。
与现有技术相比，本实用新型实施例提供了一种接口插拔检测装置，通过并/串转换模块将并行输入的至少两路待检测接口信号转换为一路串行信号并发送，通过信号处理模块接收该串行信号并对接收到的串行信号进行识别处理，信号处理模块无需使用至少两个信号输入端接收至少两路待检测接口信号，只需使用一个信号输入端接收串行信号，根据串行信号判断每一个待检测接口的插拔状态，可以解决现有技术中多个I/O端口资源和运算资源被占用的问题，能够减少信号处理模块的I/O端口资源和运算资源的占用，从而提高信号处理模块的处理速度和处理能力。
作为上述方案的改进，所述并/串转换模块为移位寄存器，每一所述并行输入端为移位寄存器的并行输入端，所述串行输出端为移位寄存器的串行输出端。
本实用新型实施例通过移位寄存器实现了将并行输入的至少两路待检测接口信号转换为一路串行信号，从而减少了信号处理模块的I/O端口资源的占用。
作为上述方案的改进，所述第一控制端为移位寄存器的清零端或置数端，所述第一控制信号为移位寄存器的清零信号或置数信号。
本实用新型实施例通过移位寄存器的清零信号或置数信号控制移位寄存器的工作状态，从而使移位寄存器输出的串行信号带有相应的特征，方便信号处理模块对串行信号进行识别。
作为上述方案的改进，所述第二控制端为移位寄存器的时钟输入端，所述第二控制信号为移位寄存器的时钟信号。
本实用新型实施例通过移位寄存器的时钟信号控制移位寄存器的信号输出，从而保证移位寄存器能够正常输出串行信号。
作为上述方案的改进，所述信号处理模块还包括第一控制信号输出端，所述信号处理单元通过所述第一控制信号输出端与所述第一控制端连接，所述信号处理单元用于生成所述第一控制信号。
本实用新型实施例通过信号处理单元生成第一控制信号实现对并/串转换单元的工作状态的控制，从而无需使用其他的控制电路，降低了设计难度并减少了电路成本。
作为上述方案的改进，所述信号处理模块还包括第二控制信号输出端，所述信号处理单元通过所述第二控制信号输出端与所述第二控制端连接，所述信号处理单元用于生成所述第二控制信号。
本实用新型实施例通过信号处理单元生成第二控制信号实现对并/串转换单元的信号输出的控制，从而无需使用其他的控制电路，降低了设计难度并减少了电路成本。
作为上述方案的改进，所述信号处理模块为MCU，所述信号输入端为MCU的第一I/O端口，所述第一I/O端口用于接收所述串行信号。
本实用新型实施例通过MCU接收并/串转换模块输出的串行信号，从而实现对串行信号的识别处理。
作为上述方案的改进，所述第一控制信号输出端为MCU的第二I/O端口，所述第二I/O端口用于输出所述第一控制信号。
本实用新型实施例通过MCU生成第一控制信号并发送到并/串转换模块的第一控制端，从而实现对并/串转换单元的工作状态的控制。
作为上述方案的改进，所述第二控制信号输出端为MCU的第三I/O端口，所述第三I/O端口用于输出所述第二控制信号。
本实用新型实施例通过MCU生成第二控制信号并发送到并/串转换模块的第二控制端，从而实现对并/串转换单元的信号输出的控制。
作为上述方案的改进，所述接口插拔检测装置还包括电平转换模块，所述电平转换模块包括至少两个接口信号输入端、至少两个电平转换单元和至少两个转换信号输出端；其中，
每一所述接口信号输入端用于接收一路所述待检测接口信号；
每一所述接口信号输入端通过相应的所述电平转换单元与所述转换信号输出端对应连接，每一所述电平转换单元用于将所述待检测接口信号的电平转换为与所述并/串转换模块相匹配的电平；
每一所述转换信号输出端与所述并行输入端对应连接。
本实用新型实施例通过对每一路待检测接口信号进行电平转换，使待检测接口信号的电平与并/串转换模块的工作电平相匹配，从而保证了并/串转换模块的正常工作。
附图说明
图1是现有技术提供的一种插拔检测装置的结构框图；
图2是本实用新型实施例1提供的一种接口插拔检测装置的结构框图；
图3是本实用新型实施例2提供的一种接口插拔检测装置的结构框图；
图4是本实用新型实施例3提供的一种接口插拔检测装置的电路图；
图5是本实用新型实施例4提供的一种接口插拔检测装置的结构框图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参见图2所示，是本实用新型实施例1提供的一种接口插拔检测装置的结构框图，包括并/串转换模块20和信号处理模块30，所述并/串转换模块20包括至少两个并行输入端21、第一控制端22、第二控制端23、并/串转换单元24和串行输出端25，所述信号处理模块包括信号输入端31和信号处理单元32；其中，
每一所述并行输入端21用于接收一路待检测接口信号；
所述第一控制端22与所述并/串转换单元24连接，所述第一控制端22用于接收控制所述并/串转换单元24的工作状态的第一控制信号；
所述第二控制端23与所述并/串转换单元24连接，所述第二控制端23用于接收控制所述并/串转换单元24的信号输出的第二控制信号；
每一所述并行输入端21通过所述并/串转换单元24与所述串行输出端25连接，所述并/串转换单元24用于将并行输入的至少两路所述待检测接口信号转换为一路串行信号并发送给所述串行输出端25；
所述串行输出端25通过所述信号输入端31与所述信号处理单元32连接，所述信号处理单元32用于对接收到的所述串行信号进行识别处理。
在本实施例中，每一路待检测接口信号均通过一个并行输入端21输入并/串转换单元24，至少两个并行输入端21同时接收待检测接口信号从而形成了并行输入的至少两路待检测接口信号，然后通过并/串转换单元24将并行输入的至少两路待检测接口信号转换为一路串行信号并发送给串行输出端25进行输出。
另外，第一控制端22为并/串转换单元24的工作状态控制端，当第一控制端22接收到第一控制信号时，将第一控制信号输入并/串转换单元24，从而对并/串转换单元24的工作状态进行控制，这里控制并/串转换单元24的工作状态具体为控制并/串转换单元24工作在并/串转换状态或控制并/串转换单元24工作在固定输出状态。
第二控制端23为并/串转换单元24的信号输出控制端，当第二控制端23接收到第二控制信号时，将第二控制信号输入并/串转换单元24，从而对并/串转换单元24的信号输出进行控制，这里控制并/串转换单元24的信号输出具体为控制并/串转换单元24将转换后的串行信号发送给串行输出端。
当与串行输出端25连接的信号输入端31接收到串行输出端25输出的经过并/串转换的串行信号后，将串行信号输入信号处理单元32，信号处理单元32对接收到的串行信号进行识别处理，从而根据串行信号每一位的具体数据并结合并/串转换单元24的工作状态判断相应接口的插拔状态。
例如，有接口1、接口2和接口3共三个接口，其中接口1和接口2都有设备插入，接口3没有设备插入，并且用高电平表示接口有设备插入，用低电平表示接口没有设备插入；三个接口对应的三路待检测接口信号分别通过并行输入端1、并行输入端2和并行输入端3输入并/串转换单元，并/串转换单元将并行输入的三路待检测接口信号转换为一路电平状态为“高高低”的串行信号；在转换的过程中，需要保证第一控制端接收到的第一控制信号为控制并/串转换单元工作在并/串转换状态的信号，并且第二控制端接收到的第二控制信号为控制并/串转换单元将转换后的串行信号发送给串行输出端的信号，因此，信号处理单元才能通过信号输入端接收到电平状态为“高高低”的串行信号；每当串行输出端完成对转换后的串行信号的输出时，需要使第一控制端接收到的第一控制信号为控制并/串转换单元工作在固定输出状态的信号，从而使串行输出端输出固定信号(如固定信号是M个连续的低电平或高电平，M根据实际需要进行设定)，则信号处理单元接收到的为“…高高低M个连续的低电平高高低M个连续的低电平…”形式的串行信号；在信号处理单元对接收到的串行信号进行识别处理时，通过对电平状态“高高低”进行逻辑判断可知对应的接口1有设备插入，接口2有设备插入，接口3没有设备插入，通过对电平状态“M个连续的低电平”进行逻辑判断可知所有待检测接口信号已经接收完成；当接口的插拔状态发生变化时，对应的电平状态也会发生变化，信号处理单元则可以通过接收到的串行信号的每一位的电平状态判断对应的接口的插拔状态，从而实现对待检测接口的插拔状态的实时检测。
本实用新型实施例所提供的一种接口插拔检测装置，通过并/串转换模块将并行输入的至少两路待检测接口信号转换为一路串行信号并发送，通过信号处理模块接收该串行信号并对接收到的串行信号进行识别处理，信号处理模块无需使用至少两个信号输入端接收至少两路待检测接口信号，只需使用一个信号输入端接收串行信号，根据串行信号判断每一个待检测接口的插拔状态，解决了现有技术中多个I/O端口资源和运算资源被占用的问题，减少了信号处理模块的I/O端口资源和运算资源的占用，从而提高了信号处理模块的处理速度和处理能力。
在一个优选实施例中，所述并/串转换模块为移位寄存器，每一所述并行输入端为移位寄存器的并行输入端，所述串行输出端为移位寄存器的串行输出端。
在本实施例中，至少两路待检测接口信号以并行的方式输入到移位寄存器中，然后通过移位寄存器将数据以串行的方式一位一位的输出，从而将并行输入的至少两路待检测接口信号转换为一路串行信号。
本实用新型实施例所提供的一种接口插拔检测装置，通过移位寄存器实现了多路待检测接口信号到一路串行信号的转换，从而减少了信号处理模块的I/O端口资源的占用。
在另一个优选实施例中，所述第一控制端为移位寄存器的清零端或置数端，所述第一控制信号为移位寄存器的清零信号或置数信号。
在本实施例中，以第一控制端为移位寄存器的清零端为例，则第一控制信号相应为清零信号；当移位寄存器的清零端接收到清零信号时，移位寄存器的串行输出端输出为低电平，在连续的M个时钟周期内一直为清零端提供清零信号，则移位寄存器的串行输出端输出M个连续的低电平。
本实用新型实施例所提供的一种接口插拔检测装置，通过移位寄存器的清零信号或置数信号控制移位寄存器的工作状态，从而使移位寄存器输出的串行信号带有相应的特征，方便信号处理模块对串行信号进行识别。
在又一个优选实施例中，所述第二控制端为移位寄存器的时钟输入端，所述第二控制信号为移位寄存器的时钟信号。
在本实施例中，当移位寄存器的时钟输入端接收到时钟信号时，串行信号在时钟脉冲的作用下一位一位的依次输出，并且每接收到一个时钟脉冲时相应输出一位数据。
本实用新型实施例所提供的一种接口插拔检测装置，通过移位寄存器的时钟信号控制移位寄存器的信号输出，从而保证移位寄存器能够正常输出串行信号。
参见图3所示，是本实用新型实施例2提供的一种接口插拔检测装置的结构框图，所述信号处理模块30还包括第一控制信号输出端33，所述信号处理单元32通过所述第一控制信号输出端33与所述第一控制端22连接，所述信号处理单元32用于生成所述第一控制信号。
在本实施例中，信号处理单元32生成第一控制信号，并通过第一控制信号输出端33输出到与第一控制信号输出端33连接的第一控制端22，当第一控制端22接收到第一控制信号时，将第一控制信号输入并/串转换单元24，从而对并/串转换单元24的工作状态进行控制。
本实用新型实施例所提供的一种接口插拔检测装置，通过信号处理单元生成第一控制信号实现对并/串转换单元的工作状态的控制，从而无需使用其他的控制电路，降低了设计难度并减少了电路成本。
结合图3所示，在一个优选实施例中，所述信号处理模块30还包括第二控制信号输出端34，所述信号处理单元32通过所述第二控制信号输出端34与所述第二控制端23连接，所述信号处理单元32用于生成所述第二控制信号。
在本实施例中，信号处理单元32生成第二控制信号，并通过第二控制信号输出端34输出到与第二控制信号输出端34连接的第二控制端23，当第二控制端23接收到第二控制信号时，将第二控制信号输入并/串转换单元24，从而对并/串转换单元24的信号输出进行控制。
本实用新型实施例所提供的一种接口插拔检测装置，通过信号处理单元生成第二控制信号实现对并/串转换单元的信号输出的控制，从而无需使用其他的控制电路，降低了设计难度并减少了电路成本。
在又一个优选实施例中，所述信号处理模块为MCU，所述信号输入端为MCU的第一I/O端口，所述第一I/O端口用于接收所述串行信号。
在本实施例中，MCU作为信号处理模块，MCU的一个I/O端口作为信号输入端，该I/O端口接收并/串转换模块输出的串行信号，MCU通过不断读取该I/O端口接收到的串行信号，从而根据串行信号每一位的具体数据并结合并/串转换单元的工作状态判断相应接口的插拔状态。
本实用新型实施例所提供的一种接口插拔检测装置，通过MCU接收并/串转换模块输出的串行信号，从而实现对串行信号的识别处理。
在又一个优选实施例中，所述第一控制信号输出端为MCU的第二I/O端口，所述第二I/O端口用于输出所述第一控制信号。
在本实施例中，MCU的一个I/O端口作为第一控制信号输出端，MCU生成第一控制信号，并通过该I/O端口输出到与该I/O端口连接的第一控制端，当第一控制端接收到第一控制信号时，将第一控制信号输入并/串转换单元，从而对并/串转换单元的工作状态进行控制。
本实用新型实施例所提供的一种接口插拔检测装置，通过MCU生成第一控制信号并发送到并/串转换模块的第一控制端，从而实现对并/串转换单元的工作状态的控制。
在又一个优选实施例中，所述第二控制信号输出端为MCU的第三I/O端口，所述第三I/O端口用于输出所述第二控制信号。
在本实施例中，MCU的一个I/O端口作为第二控制信号输出端，MCU生成第二控制信号，并通过该I/O端口输出到与该I/O端口连接的第二控制端，当第二控制端接收到第二控制信号时，将第二控制信号输入并/串转换单元，从而对并/串转换单元的信号输出进行控制。
本实用新型实施例所提供的一种接口插拔检测装置，通过MCU生成第二控制信号并发送到并/串转换模块的第二控制端，从而实现对并/串转换单元的信号输出的控制。
参见图4所示，是本实用新型实施例3提供的一种接口插拔检测装置的电路图，包括8个待检测接口，分别为接口1至接口8；并/串转换模块对应为移位寄存器74LS166，8个并行输入端对应为74LS166的并行输入端A、B、C、D、E、F、G和H，第一控制端对应为74LS166的清零端CLR，第二控制端对应为74LS166的时钟输入端CLK，串行输出端对应为74LS166的串行输出端QH；信号处理模块对应为MCU，信号输入端对应为MCU的I/O1端口，第一控制信号输出端对应为MCU的I/O2端口，第二控制信号输出端对应为MCU的I/O3端口。
假设接口1至接口8的插拔状态为接口1、接口2、接口4、接口6和接口7都有设备插入，接口3、接口5和接口8都没有设备插入，并且用高电平表示接口有设备插入，用低电平表示接口没有设备插入，则74LS166的并行输入端A至H接收到的并行信号的电平状态对应为“高高低高低高高低”，则74LS166的串行输出端QH输出的串行信号的电平状态对应为“高高低高低高高低”。
通过MCU的I/O3端口为74LS166的时钟输入端CLK提供时钟信号，使串行信号在时钟脉冲的作用下一位一位的依次输出，并且每当74LS166的串行输出端QH完成对8个接口对应的串行信号的输出时，通过MCU的I/O2端口为74LS166的清零端CLR提供M个时钟周期的清零信号，使74LS166的串行输出端QH输出M个连续的低电平，则MCU的I/O1端口接收到的串行信号的电平状态对应为“…高高低高低高高低M个连续的低电平高高低高低高高低M个连续的低电平…”。
MCU不断读取I/O1端口接收到的串行信号并进行识别处理，通过对电平状态“高高低高低高高低”进行逻辑判断可知对应的接口1、接口2、接口4、接口6和接口7有设备插入，接口3、接口5和接口8没有设备插入，通过对电平状态“M个连续的低电平”进行逻辑判断可知8个接口的插拔状态已经识别完成，表示完成了一个识别循环。
当接口的插拔状态发生变化时，对应的电平状态也会发生变化，例如，若接口2的设备被拔出，对应的电平状态变为低电平，其他接口插拔状态不变，则MCU的I/O1端口接收到的串行信号的电平状态在下一个识别循环时对应为“…高低低高低高高低M个连续的低电平高低低高低高高低M个连续的低电平…”，MCU通过读取到的电平状态“高低低高低高高低”判断出对应的接口1、接口4、接口6和接口7有设备插入，接口2、接口3、接口5和接口8没有设备插入，并且通过上一个识别循环中接口2有设备插入和当前识别循环中接口2没有设备插入可以判断出接口2插入的设备被拔出。
因此，MCU通过不断读取I/O1端口接收到的串行信号，从而根据串行信号每一位的电平状态并结合移位寄存器74LS166的工作状态判断相应的接口1至接口8的插拔状态，并且可以实现对待检测接口的插拔状态的实时检测。
本实用新型实施例所提供的一种接口插拔检测装置，通过移位寄存器将并行输入的至少两路待检测接口信号转换为一路串行信号并发送，通过MCU接收该串行信号并对接收到的串行信号进行识别处理，MCU无需使用至少两个I/O端口接收至少两路待检测接口信号，只需使用一个I/O端口接收串行信号，根据串行信号判断每一个待检测接口的插拔状态，解决了现有技术中多个I/O端口资源和运算资源被占用的问题，减少了MCU的I/O端口资源和运算资源的占用，从而提高了MCU的处理速度和处理能力。
参见图5所示，是本实用新型实施例4提供的一种接口插拔检测装置的结构框图，所述接口插拔检测装置还包括电平转换模块10，所述电平转换模块10包括至少两个接口信号输入端11、至少两个电平转换单元12和至少两个转换信号输出端13；其中，
每一所述接口信号输入端11用于接收一路所述待检测接口信号；
每一所述接口信号输入端11通过相应的所述电平转换单元12与所述转换信号输出端13对应连接，每一所述电平转换单元12用于将所述待检测接口信号的电平转换为与所述并/串转换模块20相匹配的电平；
每一所述转换信号输出端13与所述并行输入端21对应连接。
在本实施例中，每一路待检测接口信号均通过一个接口信号输入端11输入一个电平转换单元12，通过电平转换单元12将待检测接口信号的电平转换为与并/串转换模块20相匹配的电平，然后通过对应的转换信号输出端13将经过电平转换的待检测接口信号输出到并/串转换模块20进行相应的处理。
例如，考虑到待检测接口的耐压值和并/串转换模块的并行输入端的耐压值不同，可以通过LDO(low dropout regulator，低压差线性稳压器)实现电平转换。
另外，本实施例中的并/串转换模块20和信号处理模块30的作用与上述任一实施例中相应模块的作用相同，这里不再赘述。
本实用新型实施例所提供的一种接口插拔检测装置，通过对每一路待检测接口信号进行电平转换，使待检测接口信号的电平与并/串转换模块的工作电平相匹配，从而保证了并/串转换模块的正常工作。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。