一种64通道高速高精度数据采集板的制作方法

本实用新型涉及数据采集技术领域，尤其是一种64通道高速高精度数据采集板。

背景技术：

现有的数据采集系统中，ADC(Analog-to-Digital Converter，模数转换器)的分辨率通常为14bit～16bit，单板集成的ADC的通道数通常不超过16个。然而，目前数据采集系统对采集精度和采集速度的要求越来越高，很多数据采集系统的ADC分辨率达到18bit，采样率达到5MSPS，同时集成了64个采集通道。

由于通道数增加至64个，那么需要增加64个数据传输电路，而这必然会增加PCB的布局面积，造成PCB的面积过大，影响采集系统的小型化发展。

技术实现要素：

本实用新型的实用新型目的在于：针对上述存在的问题，提供一种64通道高速高精度数据采集板，能够降低PCB的面积。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种64通道高速高精度数据采集板，包括主板和32个扣板，所述主板上设有FPGA模块、64个ADC模块和32个数据传输电路，所述FPGA模块包括64个数据通道，每一所述扣板内设有一个数据传输电路，所述扣板为一面敞开的长方体形，所述32个扣板扣设于所述主板上且所述扣板内的数据传输电路与所述主板电连接，并且所述32个扣板分别罩设于32个数据传输电路上，所述64个ADC模块分别通过主板上的32个数据传输电路和32个扣板内的数据传输电路与所述FPGA模块的64个数据通道信号连接。

优选的，所述扣板的外层涂覆有金属涂层。

优选的，所述扣板上罩设有屏蔽罩。

综上所述，由于采用了上述技术方案，本实用新型的64通道高速高精度数据采集板通过将一半的数据传输电路设置在扣板上，而扣板可以扣设在主板上，主板上的ADC模块通过扣板上的数据传输电路与主板上的数据传输电路与FPGA模块信号连接，由于利用空间高度来增加通道密度，可以减少PCB的平面布局面积，从而能够降低PCB的面积。

附图说明

图1是本实用新型实施例的64通道高速高精度数据采集板未装配扣板时的结构示意图。

图2是本实用新型实施例的64通道高速高精度数据采集板装配扣板后的结构示意图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书(包括任何附加权利要求、摘要)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

如图1和图2所示，在本实用新型实施例中，64通道高速高精度数据采集板包括主板10和32个扣板20，主板10上设有FPGA模块(图中未标示)、64个ADC模块(图中未标示)和32个数据传输电路11，FPGA模块包括64个数据通道，每一扣板20内设有一个数据传输电路(图未示)，扣板20为一面敞开的长方体形，32个扣板20扣设于主板10上且扣板20内的数据传输电路与主板10电连接，并且32个扣板20分别罩设于32个数据传输电路11上，64个ADC模块分别通过主板10上的32个数据传输电路和32个扣板20内的数据传输电路与FPGA模块的64个数据通道信号连接。需要注意的是，图1中的64通道高速高精度数据采集板省去了扣板20，以方便显示数据传输电路11，图1中左侧、右侧和下侧排列布置有数据传输电路11。

在本实施例中，扣板20的外层涂覆有金属涂层，金属涂层可以屏蔽电磁干扰，在其它一些实施例中，扣板20上罩设有屏蔽罩，屏蔽罩也可以屏蔽电磁干扰。

由于采用了主板加扣板的结构，主板只在空间高度上有所增加，在平面上的布局面积反而减少，从而能够降低PCB的面积。

本实用新型实施例的64通道高速高精度数据采集板通过将一半的数据传输电路设置在扣板上，而扣板可以扣设在主板上，主板上的ADC模块通过扣板上的数据传输电路与主板上的数据传输电路与FPGA模块信号连接，由于利用空间高度来增加通道密度，可以减少PCB的平面布局面积，从而能够降低PCB的面积。

本实用新型并不局限于前述的具体实施方式。本实用新型扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。